发明名称 |
半导体元件的制造方法 |
摘要 |
本发明公开了一种半导体元件的制造方法。首先,于基板上形成第一栅极与第二栅极,接着,于基板上形成栅绝缘层以覆盖第一栅极与第二栅极。之后,于栅绝缘层上形成位于第一栅极上方的第一通道层以及位于第二栅极上方的第二通道层,并于第一通道层上形成第一型掺杂半导体图案层、第一源极与第一漏极,以形成第一晶体管。接着,依序形成第二型掺杂半导体材料层及导电层,图案化第二型掺杂半导体材料层及导电层,以于第二通道层上形成第二型掺杂半导体图案层、第二源极与第二漏极。 |
申请公布号 |
CN101789398B |
申请公布日期 |
2012.08.22 |
申请号 |
CN201010129300.1 |
申请日期 |
2010.03.09 |
申请人 |
友达光电股份有限公司 |
发明人 |
陈峰毅 |
分类号 |
H01L21/8238(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
北京律诚同业知识产权代理有限公司 11006 |
代理人 |
梁挥;祁建国 |
主权项 |
一种半导体元件的制造方法,其特征在于,包括:于一基板上形成一第一栅极与一第二栅极;于该基板上形成一栅绝缘层,以覆盖该第一栅极与该第二栅极;于该栅绝缘层上形成位于该第一栅极上方的一第一通道层以及位于该第二栅极上方的一第二通道层;于该第一通道层上形成一第一型掺杂半导体图案层、一第一源极与一第一漏极,其中该第一型掺杂半导体图案层位于该第一源极与该第一通道层之间以及该第一漏极与该第一通道层之间,该第一栅极、该第一源极、该第一漏极、该第一通道层以及该第一型掺杂半导体图案层构成一第一晶体管;依序形成一第二型掺杂半导体材料层以及一第二导电层,以覆盖该第一晶体管、该栅绝缘层以及该第二通道层;以及图案化该第二型掺杂半导体材料层以及该第二导电层,以于该第二通道层上形成一第二型掺杂半导体图案层、一第二源极与一第二漏极,其中该第二型掺杂半导体图案层位于该第二源极与该第二通道层之间以及该第二漏极与该第二通道层之间,该第二栅极、该第二源极、该第二漏极、该第二通道层以及该第二型掺杂半导体图案层构成一第二晶体管。 |
地址 |
中国台湾新竹 |