一种可抑制噪声的电平移位电路

摘要

本发明公开了一种可抑制噪声的电平移位电路，包括浮动电源、双脉冲产生电路、高压电平移位电路、欠压检测电路、RS锁存器电路和驱动电路，还包括差模电流检测电路和差模噪声消除电路；差模电流检测电路用于抑制高压电平移位电路输出的共模电流信号，检测差模电流信号并将差模电流信号转换为差模电压信号输出给差模噪声消除电路；差模噪声消除电路用于接收差模电流检测电路输出的差模电压信号，消除由于高压电平移位电路不匹配引入的的差模噪声，并将差模电压信号转换为高端清零信号和高端置位信号输出给RS锁存器电路。本发明不仅可以抑制共模噪声，还可以消除差模噪声，电路结构简单，节省芯片面积，便于推广使用。

主权项

一种可抑制噪声的电平移位电路，包括浮动电源、双脉冲产生电路(1)、高压电平移位电路(2)、欠压检测电路(3)、RS锁存器电路(4)和驱动电路(5)，双脉冲产生电路(1)的两个输出端接高压电平移位电路(2)的两个输入端，高压电平移位电路(2)将输入的双脉冲产生电路(1)所输出的两路信号分别转换为置位电流信号和复位电流信号输出；其特征在于：还包括差模电流检测电路(6)和差模噪声消除电路(7)；所述差模电流检测电路(6)的两个输入端分别与高压电平移位电路(2)的两个输出端相接，接收高压电平移位电路(2)输出的置位电流信号和复位电流信号，抑制置位电流信号和复位电流信号中的共模电流信号，检测置位电流信号和复位电流信号中的差模电流信号并将差模电流信号转换为差模电压信号输出给差模噪声消除电路(7)；所述差模电压信号为置位电压信号和复位电压信号；所述差模电流检测电路(6)由PMOS管M1和M2、电阻R1和R2以及二极管D1和D2构成；电阻R1的一端与电阻R2的一端相连，构成电阻R1和R2的公共端；PMOS管M1的栅极接电阻R1和R2的公共端，PMOS管M1的漏极接电阻R1的另一端并与二极管D1的反相端相接，PMOS管M1的源极接浮动电源的VB端；PMOS管M2的栅极接电阻R1和R2的公共端，PMOS管M2的漏极接电阻R2的另一端并与二极管D2的反相端相接，PMOS管M2的源极接浮动电源的VB端；二极管D1和D2的正向端均接浮动电源的参考点VS；PMOS管M1的漏极、电阻R1的另一端和二极管D1的反相端的交汇处为差模电流检测电路(6)的置位电流信号输入端和置位电压信号输出端；PMOS管M2的漏极、电阻R2的另一端和二极管D2的反相端的交汇处为差模电流检测电路(6)的复位电流信号输入端和复位电压信号输出端；所述差模噪声消除电路(7)的两个输入端分别与差模电流检测电路(6)的两个输出端相接，接收差模电流检测电路(6)输出的差模电压信号，消除由于高压电平移位电路(2)中的高压电平移位对管不匹配引入的的差模噪声，并将差模电流检测电路(6)输 出的差模电压信号转换为高端清零信号和高端置位信号输出给RS锁存器电路(4)；所述差模噪声消除电路(7)包括迟滞比较器电路(7‑1)和与迟滞比较器电路(7‑1)相接的滤波器电路(7‑2)；迟滞比较器电路(7‑1)的两个输入端分别与差模电流检测电路(6)的两个输出端相接，迟滞比较器电路(7‑1)的两个输出端分别与滤波器电路(7‑2)的两个输入端相接，滤波器电路(7‑2)的两个输出端分别为高端清零信号和高端置位信号的输出端，滤波器电路(7‑2)的高端清零信号输出端接RS锁存器电路(4)的R输入端，滤波器电路(7‑2)的高端置位信号输出端接RS锁存器电路(4)的S输入端；所述迟滞比较器电路(7‑1)由PMOS管M3、M4、M11、M12、M13和M14，NMOS管M5、M6、M7、M8、M9和M10，电阻R3、R4和R5，以及施密特触发器SMIT1和SMIT2构成；PMOS管M3的栅极为置位电压信号的输入端，与差模电流检测电路(6)的置位电压信号输出端相接，PMOS管M3的漏极与NMOS管M5的漏极和栅极以及NMOS管M7和M8的栅极相接，PMOS管M3的源极接电阻R3的一端；PMOS管M4的栅极为复位电压信号的输入端，与差模电流检测电路(6)的复位电压信号输出端相接，PMOS管M4的漏极与NMOS管M6的漏极和栅极以及NMOS管M9和M10的栅极相接，PMOS管M4的源极和PMOS管M3的源极以及电阻R3的一端相接；电阻R3的另一端接浮动电源的VB端；NMOS管M5和M6的源极均接到浮动电源的参考点VS；NMOS管M7的漏极与PMOS管M11的漏极和栅极以及PMOS管M14的栅极相接，NMOS管M7的源极接浮动电源的参考点VS；NMOS管M8的漏极与PMOS管M12的漏极以及电阻R4的一端和施密特触发器SMIT2的输入端相接，NMOS管M8的源极和电阻R4的另一端均接到浮动电源的参考点VS；NMOS管M9的漏极与PMOS管M13的漏极和栅极以及PMOS管M12的栅极相接，NMOS管M9的源极接浮动电源的参考点VS；NMOS管M10的漏极与PMOS管M14的漏极以及电阻R5的一端和施密特触发器SMIT1的输入端相接，NMOS管M10的源极和电阻R5的另一端均接到浮动电源的参考点VS；PMOS管M11、M12、M13和M14的源极均接到浮动电源的VB端； 施密特触发器SMIT1和SMIT2的输出端为迟滞比较器电路(7‑1)的输出端，连接到滤波器电路(7‑2)的输入端；所述滤波器电路(7‑2)由电阻R6、电容C1和非门INV2以及电阻R7、电容C2和非门INV1构成；电阻R 6的一端接施密特触发器SMIT2的输出端，电阻R6的另一端与电容C1的一端以及非门INV2的输入端相接；电容C1的另一端接浮动电源的参考点VS；非门INV2的输出端为高端清零信号的输出端，接RS锁存器电路(4)的R输入端；电阻R7的一端接施密特触发器SMIT1的输出端，电阻R7的另一端与电容C2的一端以及非门INV1的输入端相接；电容C2的另一端接浮动电源的参考点VS；非门INV1的输出端为高端置位信号的输出端，接RS锁存器电路(4)的S输入端。