发明名称 |
高单胞密度沟槽MOS器件 |
摘要 |
本实用新型公开一种高单胞密度沟槽MOS器件,包括:位于中部的有源区和位于周边包围有源区的栅总线区;所述有源区由若干重复排列的沟槽MOS单胞并联构成;每个沟槽MOS单胞内设置有栅沟槽;所述栅沟槽内壁被栅氧化层覆盖;所述栅总线区内设置有若干栅总线沟槽,所述栅总线沟槽与所述栅沟槽互相连通,所述栅总线沟槽被隔离氧化层覆盖;所述隔离氧化层的厚度大于所述栅氧化层的厚度。本实用新型通过加强栅总线提升了高单胞密度沟槽MOS器件的性能和器件可靠性。 |
申请公布号 |
CN202373586U |
申请公布日期 |
2012.08.08 |
申请号 |
CN201120508231.5 |
申请日期 |
2011.12.08 |
申请人 |
苏州硅能半导体科技股份有限公司 |
发明人 |
刘伟;王凡 |
分类号 |
H01L29/78(2006.01)I;H01L29/10(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
苏州创元专利商标事务所有限公司 32103 |
代理人 |
马明渡 |
主权项 |
一种高单胞密度沟槽MOS器件,该器件由位于中部的有源区(1)和位于周边包围有源区(1)的栅总线区(2)构成;在截面上,所述器件包括位于硅片背面第一导电类型重掺杂的漏极区(3),位于漏极区(3)上方第一导电类型轻掺杂的外延层(4);所述有源区(1)由若干重复排列的沟槽MOS单胞并联构成;每个沟槽MOS单胞包括位于所述外延层(4)内上部的第二导电类型轻掺杂的阱层(5);穿过所述阱层(5)并延伸至外延层(4)内的栅沟槽(6);在所述阱层(5)上部内且位于所述栅沟槽(6)周边的第一导电类型重掺杂的源极区(7);所述栅沟槽(6)内第一导电类型重掺杂的栅导电多晶硅(8);所述栅导电多晶硅(8)与栅沟槽(6)内壁之间的栅氧化层(9);所述栅总线区(2)由若干栅总线构成;每个栅总线包括位于所述外延层(4)内的栅总线沟槽(10);所述栅总线沟槽(10)内第一导电类型重掺杂的栅总线导电多晶硅(11);所述栅总线导电多晶硅(11)与栅总线沟槽(10)内壁之间的隔离氧化层(12);其特征在于:所述栅总线沟槽(10)与所述栅沟槽(6)互相连通;所述栅总线沟槽(10)开口尺寸大于所述栅沟槽(6)开口尺寸;所述栅导电多晶硅(8)与所述栅总线导电多晶硅(11)互相连接;所述隔离氧化层(12)的厚度大于所述栅氧化层(9)的厚度。 |
地址 |
215011 江苏省苏州市工业园区星湖街328号2-B501单元 |