| 发明名称 | 半导体装置及其制造方法 | ||
| 摘要 | 本发明提供一种半导体装置及其制造方法，所述半导体装置可以以进一步简单的工艺比常规的半导体装置降低结电容且实现低耗电量化。本发明的半导体装置具有基础衬底、形成在基础衬底上的半导体膜、形成在半导体膜上的栅绝缘膜、以及形成在栅绝缘膜上的电极，其中半导体膜具有中间夹着栅绝缘膜与电极重叠的沟道形成区域，在半导体膜所具有的凹部和基础衬底之间形成有空洞，并且沟道形成区域在凹部与空洞接触。 | ||
| 申请公布号 | CN101295734B | 申请公布日期 | 2012.08.01 |
| 申请号 | CN200810090720.6 | 申请日期 | 2008.03.31 |
| 申请人 | 株式会社半导体能源研究所 | 发明人 | 宫入秀和 |
| 分类号 | H01L29/786(2006.01)I;H01L29/06(2006.01)I;H01L27/12(2006.01)I;H01L21/00(2006.01)I;H01L21/20(2006.01)I;H01L21/336(2006.01)I;H01L21/762(2006.01)I;H01L21/764(2006.01)I;H01L21/77(2006.01)I;H01L21/84(2006.01)I | 主分类号 | H01L29/786(2006.01)I |
| 代理机构 | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人 | 郭放 |
| 主权项 | 一种半导体装置，包括：基础衬底；形成在所述基础衬底上的第一绝缘膜；形成在所述第一绝缘膜上的第二绝缘膜；以及形成在所述第二绝缘膜上的半导体膜，所述半导体膜包括具有凹部的沟道形成区域，其中，所述第二绝缘膜包括与所述凹部重叠的开口，在所述凹部和所述第一绝缘膜之间形成有空洞，并且所述沟道形成区域与所述空洞重叠。 | ||
| 地址 | 日本神奈川 | ||