发明名称 叠层封装和用于选择叠层封装中的芯片的方法
摘要 一种具有多个芯片的叠层封装包括:第一降压单元,分别在多个芯片中形成;第二降压单元,分别在多个芯片中形成;第一信号产生单元,并联连接到由串联连接第一降压单元形成的第一线路,分别在多个芯片中形成,并且被配置为根据第一线路的电压施加高电平信号;第二信号产生单元,并联连接到由串联连接第二降压单元形成的第二线路,分别在多个芯片中形成,并且被配置为根据第二线路的电压施加高电平信号;和芯片选择信号产生单元,分别在多个芯片中形成,并且被配置为组合从第一信号产生单元和第二信号产生单元输出的信号并且生成芯片选择信号。
申请公布号 CN102568562A 申请公布日期 2012.07.11
申请号 CN201110428495.4 申请日期 2011.12.20
申请人 海力士半导体有限公司 发明人 李大雄;黄有景;孙在现;姜泰敏;尹喆根;李丙焘;金裕桓
分类号 G11C11/4063(2006.01)I;H01L25/065(2006.01)I 主分类号 G11C11/4063(2006.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 钱大勇
主权项 一种叠层封装,具有多个芯片,包括:第一降压单元,分别在多个芯片中形成;第二降压单元,分别在多个芯片中形成;第一信号产生单元,并联连接到由串联连接第一降压单元形成的第一线路,分别在多个芯片中形成,并且被配置为根据第一线路的电压施加高电平信号;第二信号产生单元,并联连接到由串联连接第二降压单元形成的第二线路,分别在多个芯片中形成,并且被配置为根据第二线路的电压施加高电平信号;和芯片选择信号产生单元,分别在多个芯片中形成,并且被配置为组合从第一信号产生单元和第二信号产生单元输出的信号并且生成芯片选择信号。
地址 韩国京畿道