内存装置使用的译码器

摘要

一种内存装置(memory device)用的译码器(106B)，其含有多个驱动装置(212)，当内存装置开启时，每一驱动装置对内存装置的各自线路(1ine)施加各自线电压(line voltage)。此译码器亦含有控制装置(220)，该控制装置连结至该多个驱动装置于公共节点(216)，用以产生电压来控制这些驱动装置的开启或关闭。而且，连结至该公共节点的电容器(222)增加于该公共节点的电压从初始升压电压(boost voltage)至最终升压电压。因此，内存装置的线路以最小的面积及最低的接线复杂度(wiringcomplexity)驱动至升压电压。

主权项

一种内存装置使用的译码器(106B)，该译码器包括：多个驱动装置(212)，每一驱动装置当该内存装置开启时分别施加各自线电压至该内存装置的各自线路；控制装置(220)，连结至该多个驱动装置于公共节点(216)，用以产生于该公共节点的电压来控制这些驱动装置的开启或关闭；以及电容器(222)，连结至该公共节点，其中，储存于该电容器的电荷增加该公共节点的电压，从初始升压电压至最终升压电压，以及其中，该电容器为金属氧化物半导体场效晶体管，该金属氧化物半导体场效晶体管的栅极连结至该公共节点，及其漏极与源极相互连结于电容节点(224)，其中，当该初始升压电压于该公共节点产生时，施加低电压于该电容节点，以及其中当该初始升压电压于该公共节点产生时，每一该驱动装置的各自的该线电压为该低电压，以及其中，当原始升压电压施加于该电容节点和该公共节点产生该最终升压电压时，这些各自的线电压的其中之一为该原始升压电压。