发明名称 |
优化存储控制器高速缓存卸载电路性能和可靠性的系统 |
摘要 |
公开了一种用于对高速缓冲存储器进行卸载的方法(140)。该方法大体包括以下步骤:(A)响应于信号的认定对高速缓冲存储器的多条高速缓存线中的所有高速缓存线进行读取,以对高速缓冲存储器进行卸载(144),(B)根据RAID配置通过对各高速缓存线进行分割来产生多个块(146),以及(C)将这些块写入RAID配置中的多个非易失性存储器中,其中,每个非易失性存储器均具有小于高速缓冲存储器的读取带宽的写入带宽(148)。 |
申请公布号 |
CN101542449B |
申请公布日期 |
2012.06.13 |
申请号 |
CN200780043925.2 |
申请日期 |
2007.10.09 |
申请人 |
LSI公司 |
发明人 |
穆罕默德·埃尔-巴塔勒;查尔斯·尼科尔斯;约翰·舍曼;基思·霍尔特;詹森·斯图尔萨茨 |
分类号 |
G06F12/00(2006.01)I;G06F1/26(2006.01)I;G06F11/30(2006.01)I |
主分类号 |
G06F12/00(2006.01)I |
代理机构 |
北京康信知识产权代理有限责任公司 11240 |
代理人 |
余刚;吴孟秋 |
主权项 |
一种用于对高速缓冲存储器进行卸载的方法,包括以下步骤:(A)直接通过控制器在所述高速缓冲存储器和主存储器之间交换多条高速缓存线,其中,所述主存储器和所述高速缓冲存储器是易失性的;(B)通过所述控制器而不经过所述高速缓冲存储器在处理器和所述主存储器之间交换数据;(C)响应于表示功率损耗的信号的认定,将来自所述高速缓冲存储器的所有所述高速缓存线缓存到所述控制器中;(D)根据RAID配置,通过对缓存的所述高速缓存线进行分割来在所述控制器中产生多个块;以及(E)将来自所述控制器的所述块直接写入所述RAID配置中的多个非易失性存储器,其中,每个所述非易失性存储器均具有(i)小于所述高速缓冲存储器的读取带宽的写入带宽以及(ii)至所述控制器的用于传送所述块的不同的独立路径。 |
地址 |
美国加利福尼亚州 |