发明名称 |
一种内部集成电路总线时序调节方法、相应装置及系统 |
摘要 |
本发明实施例公开了一种I2C总线时序调节方法,该方法包括:接收串行时钟SCL总线上的信号和串行数据SDA总线上的信号;根据所述接收到的SCL总线上的信号和SDA总线上的信号,判断I2C总线上信号传输的方向;当SCL总线上的信号处于每个下降沿时,根据所述判断出的方向,将SDA总线上的信号延迟时间T输出;根据所述判断出的方向,将SCL总线上的信号输出。本发明实施例还提供相应的装置和系统。本发明技术方案根据传输在I2C总线上的信号,判断出信号传输的方向,在SCL信号处于下降沿时,延迟时间T将SDA信号的输出,保证在SCL总线上的信号在跳变时,SDA总线上的输出不变,减少了I2C总线上的时序错误。 |
申请公布号 |
CN101770443B |
申请公布日期 |
2012.05.23 |
申请号 |
CN200910000390.1 |
申请日期 |
2009.01.07 |
申请人 |
成都市华为赛门铁克科技有限公司 |
发明人 |
张洪岽;唐烽杰 |
分类号 |
G06F13/42(2006.01)I |
主分类号 |
G06F13/42(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
逯长明 |
主权项 |
一种内部集成电路I2C总线时序调节方法,其特征在于,包括:接收串行时钟SCL总线上的信号和串行数据SDA总线上的信号;根据所述接收到的SCL总线上的信号和SDA总线上的信号,判断I2C总线上信号传输的方向;当SCL总线上的信号处于每个下降沿时,根据所述判断出的方向,将SDA总线上的信号延迟时间T输出;根据所述判断出的方向,将SCL总线上的信号输出。 |
地址 |
611731 四川省成都市高新区西部园区清水河片区 |