| 发明名称 | 一种快闪存储器及其制备方法和操作方法 | ||
| 摘要 | 本发明公开了一种快闪存储器及其制备方法和操作方法。该快闪存储器包括两个垂直沟道的存储单元，以轻掺杂N型(或P型)硅作为衬底，在硅平面的两端各有一个P+区(或N+区)，中间为两个垂直于硅平面的沟道区域，沟道之上为两个沟道共用的N+区(或P+区)，每个沟道的外侧由内向外依次为隧穿氧化层、多晶硅浮栅、阻挡氧化层和多晶硅控制栅，多晶硅浮栅和多晶硅控制栅由侧墙氧化层与P+区(或N+区)隔开。整个器件呈两位垂直沟道的TFET型快闪存储器，与现有的标准CMOS工艺有着较好的兼容性，较之基于MOS场效应晶体管的传统快闪存储器具有编程效率高、功耗低、可有效抑制穿通效应、密度高等多方面的优点。 | ||
| 申请公布号 | CN102456745A | 申请公布日期 | 2012.05.16 |
| 申请号 | CN201010523321.1 | 申请日期 | 2010.10.22 |
| 申请人 | 北京大学 | 发明人 | 秦石强;黄芊芊;唐粕人;唐昱;黄如;蔡一茂;杨庚雨 |
| 分类号 | H01L29/788(2006.01)I;H01L29/06(2006.01)I;H01L29/10(2006.01)I;H01L27/115(2006.01)I;G11C16/02(2006.01)I;H01L21/8247(2006.01)I | 主分类号 | H01L29/788(2006.01)I |
| 代理机构 | 北京君尚知识产权代理事务所(普通合伙) 11200 | 代理人 | 李稚婷 |
| 主权项 | 一种快闪存储器，包括两个垂直沟道的存储单元，衬底为轻掺杂N型硅，在硅平面的两端各有一个P+区，中间为两个垂直于硅平面的沟道区域，沟道之上为两个沟道共用的N+区，每个沟道的外侧由内向外依次为隧穿氧化层、多晶硅浮栅、阻挡氧化层和多晶硅控制栅，多晶硅浮栅和多晶硅控制栅由侧墙氧化层与P+区隔开。 | ||
| 地址 | 100871 北京市海淀区颐和园路5号 | ||