发明名称 锁存电路的电压特性调整方法和半导体器件的电压特性调整方法以及锁存电路的电压特性调整器
摘要 本发明提供一种锁存电路的电压特性调整方法和半导体器件的电压特性调整方法以及锁存电路的电压特性调整器。使电压(Vdd)低于通常工作时的电压(步骤S100),然后向电源电压施加点(Vdd)、接地半导体衬底、阱施加电压,使得向导通的晶体管的栅极与半导体衬底之间、栅极与阱之间施加较高的电压(步骤S110、S120)。由此,能够使导通的晶体管的阈值电压上升,能够减小构成包含锁存电路的存储单元的多个晶体管间的阈值电压的偏差来谋求提高存储单元的电压特性。
申请公布号 CN102460583A 申请公布日期 2012.05.16
申请号 CN201080025816.X 申请日期 2010.06.11
申请人 株式会社半导体理工学研究中心 发明人 平本俊郎;樱井贵康;铃木诚
分类号 G11C11/41(2006.01)I;G11C11/412(2006.01)I;G11C14/00(2006.01)I 主分类号 G11C11/41(2006.01)I
代理机构 北京市中咨律师事务所 11247 代理人 徐健;段承恩
主权项 一种锁存电路的电压特性调整方法,用于对包括形成于半导体衬底的多个栅型晶体管的锁存电路的电压特性进行调整,其特征在于,向使所述锁存电路通常工作时施加电压的电压施加点施加能引发误动作的电压,然后,向所述电压施加点施加能减小以非易失方式构成所述锁存电路的栅型晶体管的电流驱动力的电压。
地址 日本神奈川县