| 发明名称 |
验钞器电子硬件架构 |
| 摘要 |
一种验钞器电子硬件架构，包括：将各种传感器都做成模组；每个传感器模组都含有处理器和信号处理电路，使其具有数据处理、采集、温度补偿、存储等功能；模组的接口采用自定义的电气接口或者通用电气接口；主处理板接收传感器模组信息，主处理板主要做上层的处理、总体的管理和控制工作等。 |
| 申请公布号 |
CN202217338U |
申请公布日期 |
2012.05.09 |
| 申请号 |
CN201120289930.5 |
申请日期 |
2011.08.10 |
| 申请人 |
深圳市怡化电脑有限公司;深圳市怡化时代科技有限公司;深圳市怡化金融智能研究院 |
发明人 |
彭彤;石鸥;赵玉民;吴连玉 |
| 分类号 |
G07D7/00(2006.01)I |
主分类号 |
G07D7/00(2006.01)I |
| 代理机构 |
|
代理人 |
|
| 主权项 |
一种验钞器电子硬件架构，其特征是包括：将各种传感器都做成模组；每个传感器模组都含有处理器和信号处理电路，使其具有数据处理、采集、温度补偿、存储等功能；模组的接口采用自定义的电气接口或者通用电气接口；主处理板接收传感器模组信息，主处理板主要做上层的处理、总体的管理和控制工作等。 |
| 地址 |
518000 广东省深圳市福田区金田路4018号安联大厦27楼A02 |
