具有多级管线结构的高速同步半导体存储器及其操作方法

摘要

为了降低半导体存储器中的循环时间并使其高速操作，该存储器构建为具有多级管线结构。具有多级管线结构的半导体存储器，包括：一两级管线结构，包括存储单元阵列，检测放大器以及数据寄存器；和设置在检测放大器和共用数据线之间的附加数据寄存器，其中所述附加数据寄存器包括自锁存驱动电路。

主权项

一种具有多级管线结构的半导体存储器，包括：包含多个存储单元的存储单元阵列；时钟缓冲器，用于接收外部时钟信号，并产生第一时钟、第二时钟、和第三时钟；输入缓冲器，用于响应第一时钟接收外部地址，并输出该地址；解码器，用于将输入缓冲器输出的地址解码为相应的行和列选择信号，并将行和列选择信号输出到存储单元阵列，以选择一存储单元；检测放大器，用于响应检测放大器使能信号、检测和放大来自所选的存储单元的数据，并输出放大的数据；第一数据寄存器，用于存储从检测放大器输出的放大数据，并将所存储的数据输出到主数据线，其中第一数据寄存器包括：自锁存驱动电路，用于锁存从检测放大器输出的被放大的数据；反相锁存器，与自锁存驱动电路的输出相连接以及中间级驱动电路，用于响应第二时钟，将所述锁存的数据发送到第一数据寄存器的末端；输出缓冲器，用于缓冲和输出主数据线上的数据；和第二数据寄存器，用于存储从输出缓冲器中输出的数据，并响应第三时钟、将存储的数据提供给输出驱动器。