| 发明名称 | 具有较低接触电阻的MOS结构及其制造方法 | ||
| 摘要 | 本发明提供具有较低接触电阻的MOS结构(100、200)与制造此MOS结构的方法。在一个方法中，提供半导体衬底(106)且在该半导体衬底上制造栅极堆栈(146)。在该半导体衬底内形成对准该栅极堆栈的杂质掺杂区(116)。制造延伸自该杂质掺杂区的相邻触点鳍(186)且在该触点鳍上形成金属硅化物层(126)。对至少一个该触点鳍上的该金属硅化物层的至少一部分制造触点(122)。 | ||
| 申请公布号 | CN101836282B | 申请公布日期 | 2012.03.21 |
| 申请号 | CN200880107662.1 | 申请日期 | 2008.07.18 |
| 申请人 | 格罗方德半导体公司 | 发明人 | S·巴拉苏布拉马尼安 |
| 分类号 | H01L21/285(2006.01)I;H01L21/336(2006.01)I;H01L23/485(2006.01)I | 主分类号 | H01L21/285(2006.01)I |
| 代理机构 | 北京戈程知识产权代理有限公司 11314 | 代理人 | 程伟;王锦阳 |
| 主权项 | 一种制造MOS结构(100)的方法，该方法包括下列步骤：提供半导体衬底(106)；在该半导体衬底上，制造栅极堆栈(146)；在该半导体衬底内，形成对准该栅极堆栈的杂质掺杂区(116)；外延生长含硅材料(170)覆盖在该半导体衬底(106)上；蚀刻该外延生长含硅材料，以在该半导体衬底上形成两个相邻触点鳍(186)，其中，蚀刻该外延生长含硅材料(170)的步骤包括下列步骤：在该外延生长含硅材料上，沉积第一介电材料层(172)；蚀刻该第一介电材料层，以在该外延生长含硅材料上形成柱体(174)；在该外延生长含硅材料和该柱体上，沉积第二介电材料层(176)；蚀刻该第二介电材料层，以形成该柱体附近的间隔体(178)；去除该柱体；以及使用该间隔体作为蚀刻掩膜，以蚀刻该外延生长含硅材料；在该触点鳍上，形成金属硅化物层(126)；以及对至少一个该触点鳍上的该金属硅化物层的至少一部分制造触点(122)。 | ||
| 地址 | 英国开曼群岛 | ||