METHOD FOR FORMING ISOLATION LAYER OF SEMICONDUCTOR DEVICE AND NON-VOLATILE MEMORY DEVICE
摘要
<p>본 기술에 따르면, 제1소자분리막용 절연막 상에 식각률이 낮은 제2소자분리막용 절연막을 형성함으로써, 모트 발생을 방지하고, 소자분리막들의 EFH를 용이하게 조절할 수 있다. 특히, 소자분리 트렌치의 내벽을 산화시켜 라이너 산화막을 형성함으로써, 제2소자분리막용 절연막 형성을 위한 마진을 확보하고, 라이너 산화막을 통해 주변 막들의 손상을 방지할 수 있다.</p>
