非易失性闪速存储单元、阵列及其制造方法

摘要

一种制作在第一导电类型的基本上单晶的衬底上的改进的分裂栅非易失性存储单元，包括第二导电类型的第一区域、第二导电类型的第二区域、以及在所述衬底上的所述第一区域和所述第二区域之间的沟道区。所述存储单元具有在所述沟道区的一部分上的选择栅，在所述沟道区的另一部分上的浮栅，在所述浮栅和邻近于浮栅的擦除栅上的控制栅。所述擦除栅具有延伸到所述浮栅上方的突出部分。所述突出部分的尺寸与在所述浮栅和擦除栅之间的垂直分开的尺寸的比值大约在1.0和2.5之间，从而使擦除效率提高。

主权项

一种在第一导电类型的单晶的衬底中的非易失性存储单元，具有第二导电类型的第一区域、第二导电类型的第二区域、以及在所述衬底中所述第一区域和所述第二区域之间的沟道区；与所述沟道区的第一部分绝缘且相间隔的选择栅；与所述沟道区的第二部分绝缘且相间隔的浮栅，所述浮栅具有最接近于所述选择栅的第一末端，以及最远离于所述选择栅的第二末端；与所述衬底绝缘且相隔离的擦除栅，其最接近于所述浮栅的第二末端；在所述浮栅的第二末端处的尖端和所述擦除栅之间的隧穿势垒，在擦除操作期间发生穿过该擦除栅的隧穿；与所述浮栅、所述选择栅以及所述擦除栅绝缘且相间隔的控制栅，其被布置于所述浮栅之上，并在所述擦除栅和所述选择栅之间，其中所做的改进包括：所述擦除栅具有两个电连接的部分：横向邻近且绝缘于所述浮栅的第二末端的第一部分，以及覆在所述浮栅上方并与之相绝缘且邻近所述控制栅的第二部分；其中所述擦除栅的第二部分与所述浮栅间隔有第一距离并且屏蔽所述隧穿势垒不受所述控制栅的影响，所述第一距离是在与从第一区域指向第二区域的方向相垂直的方向上测量的；其中所述擦除栅的第二部分具有最接近于所述控制栅的末端，并且所述擦除栅的第一部分具有最接近于所述浮栅的末端；其中所述擦除栅的第二部分以第二距离叠加所述浮栅上方，所述第二距离是在与第一距离的方向相垂直的方向上，从最接近于所述控制栅的所述擦除栅的第二部分的末端到最接近于所述浮栅的所述擦除栅的第一部分的末端进行测量的；以及其中所述第二距离与第一距离的比值在1.0和2.5之间。