发明名称 |
一种DRAM源同步的测试方法及其测试电路 |
摘要 |
本发明提供了一种DRAM源同步的测试方法及其测试电路,解决了现有技术测试方式复杂、可靠性不高的技术问题。本发明是一个集成在DRAM内部可以精确测量源同步时间参数的电路,单次运行就可测试出参数是否符合规范标准。该测试电路被激活时,同时打开DQ管脚和DQS管脚的驱动电路及接收电路。该测试电路包含可调延时单元,可以相对于DQ沿移动DQS沿,该可调延时单元位于DQS管脚驱动电路之前;可调延时单元也可放置在DQS管脚接收电路之后,DQ管脚延时接收DQS信号。本发明能够有效重构出测试机台无法实现的源同步测试功能;测试操作简便,精度、可靠性较好。 |
申请公布号 |
CN102332309A |
申请公布日期 |
2012.01.25 |
申请号 |
CN201110201791.0 |
申请日期 |
2011.07.19 |
申请人 |
山东华芯半导体有限公司 |
发明人 |
李进;郝福亨 |
分类号 |
G11C29/56(2006.01)I |
主分类号 |
G11C29/56(2006.01)I |
代理机构 |
西安智邦专利商标代理有限公司 61211 |
代理人 |
徐平 |
主权项 |
一种DRAM源同步的测试方法,包括以下步骤:(1)将DRAM设置为测试模式,使读路径和写路径被同时激活;(2)在读路径中,时钟信号驱动数据由FIFO输出至DQ管脚,并驱动DQS管脚发出选通信号;(3)步骤(2)DQ管脚接收的数据和DQS管脚发出的选通信号直接转回写路径;DQS信号选通DQ管脚将数据写入;(4)DQ管脚写入的数据经锁存后与步骤(2)由FIFO输出至DQ管脚的原数据进行比较,判断由该DQ管脚写入的数据是否正确,即判断出该DQ管脚是否合格,得到测试结果;在上述步骤(2)读路径或步骤(3)写路径中对DQ管脚与DQS管脚之间进行延时设置。 |
地址 |
250101 山东省济南市高新区新泺大街1768号齐鲁软件大厦B座二层 |