用于尺寸缩小性工艺的SPICE模型建立方法

摘要

本发明公开了一种用于尺寸缩小性工艺的SPICE模型建立方法，包括步骤一、按MOS器件实际缩小后的尺寸提取BSIM模型；步骤二、通过增加电路仿真器中SCALE参数的选项功能并使所述SCALE参数等于尺寸缩小性工艺的尺寸缩小系数来对模拟网表进行修正；步骤三、对所述BSIM模型的XL模型参数和XW模型参数进行修正，使XL＝OFFSETL、XW＝OFFSETW。本发明能使芯片代加工厂无需开发新的电路设计环境，能节约相应的技术开发成本。本发明还能使电路设计者通过直接仿真尺寸缩小前的原有电路设计就能方便和高效地得到基于尺寸缩小性工艺的实际器件及电路性能，能提高仿真效率。

主权项

一种用于尺寸缩小性工艺的SPICE模型建立方法，其特征在于，包括如下步骤：步骤一、按MOS器件实际缩小后的尺寸提取BSIM模型；步骤二、通过增加电路仿真器中SCALE参数的选项功能并使所述SCALE参数等于尺寸缩小性工艺的尺寸缩小系数来对模拟网表进行修正；步骤三、对所述BSIM模型的XL模型参数和XW模型参数进行修正，使所述XL模型参数等于所述MOS器件沟道长度的调整变量，所述XW模型参数等于所述MOS器件沟道宽度度的调整变量。