| 发明名称 | 制造半导体器件的方法和半导体器件 | ||
| 摘要 | 本发明提供一种制造半导体器件的方法和半导体器件，所述方法包括的步骤为：在绝缘夹层上方形成下抗蚀剂膜；在下抗蚀剂膜中形成在平面图中具有圆形几何形状的第一开口以及分别布置在所述第一开口的四侧的第二到第五开口；以及利用下抗蚀剂膜作为掩模，刻蚀所述将被刻蚀的膜，其中在所述将被刻蚀的膜的刻蚀步骤中，在处于第一开口和第二到第五开口中的每一个之间的下抗蚀剂膜的区域中形成硬化层，并且利用所述硬化层作为掩模，刻蚀所述将被刻蚀的膜，以便在所述将被刻蚀的膜中，在与下抗蚀剂膜的第一开口对应的位置处形成在平面图中具有矩形几何形状的接触孔。 | ||
| 申请公布号 | CN101510526B | 申请公布日期 | 2012.01.04 |
| 申请号 | CN200910006383.2 | 申请日期 | 2009.02.16 |
| 申请人 | 瑞萨电子株式会社 | 发明人 | 小西纲一 |
| 分类号 | H01L21/768(2006.01)I;H01L21/312(2006.01)I;H01L21/311(2006.01)I;H01L23/522(2006.01)I | 主分类号 | H01L21/768(2006.01)I |
| 代理机构 | 中原信达知识产权代理有限责任公司 11219 | 代理人 | 孙志湧;穆德骏 |
| 主权项 | 一种制造半导体器件的方法，包括：在形成在衬底上方的将被刻蚀的膜上方形成抗蚀剂膜；在所述抗蚀剂膜中，形成在平面图中具有圆形几何形状的第一开口以及分别布置在所述第一开口的四侧上的第二到第五开口；以及利用所述抗蚀剂膜作为掩模，刻蚀所述将被刻蚀的膜，其中在所述刻蚀所述将被刻蚀的膜中，在处于所述第一开口和所述第二到第五开口中的每一个开口之间的所述抗蚀剂膜的区域中形成硬化层，并且利用所述硬化层作为掩模，刻蚀所述将被刻蚀的膜，以便在所述将被刻蚀的膜中，在与所述抗蚀剂膜的所述第一开口对应的位置处，形成在平面图中具有矩形几何形状的接触孔。 | ||
| 地址 | 日本神奈川 | ||