| 主权项 |
一种用于侦测一半导体记忆体设备内一同步模式之电路，其包含：一控制单元，其配置成根据是否启用一有效位址信号来控制一周边电压；一驱动单元，其配置成根据该控制单元所提供之该周边电压来驱动一时脉；一锁定单元，其配置成锁定由该驱动单元所驱动的该时脉，并输出已锁定的该时脉作为一同步模式信号；其中该控制单元包含一脉冲产生器，系配置成接收该有效位址信号并输出该有效位址脉冲信号；以及一电压驱动器，其配置成根据是否启用该有效位址脉冲信号来驱动该周边电压。如申请专利范围第1项之电路，其中该脉冲产生器包含：一延迟单元，其配置成将该有效位址信号延迟一预定时间并产生一输出信号；一反向器，其配置成将该延迟的输出信号反向，并产生一输出信号；以及一NAND闸，其配置成接收该有效位址信号和该反向器的输出信号，并输出该有效位址脉冲信号。如申请专利范围第1项之电路，其中该电压驱动器包含一第一电晶体，该电晶体具有一闸极端子配置成接收该有效位址脉冲信号、一源极端子配置成接收该周边电压以及一汲极端子配置成与该驱动单元连接。如申请专利范围第3项之电路，其中该驱动单元包含：一第一节点；一第二电晶体，其具有一闸极端子配置成接收该时脉、一源极端子与该控制单元连接以及一汲极端子与该第一节点连接；以及一第三电晶体，其具有一闸极端子配置成接收该时脉、一汲极端子与该第一节点连接以及一源极端子与一接地端子连接，并且其中该第一节点为一输出端子。如申请专利范围第1项之电路，其中该锁定单元包含两反向器，该两反向器形成用于由该驱动单元驱动的该时脉之锁定结构，并且输出该同步模式信号。如申请专利范围第4项之电路，其中该第一电晶体的该汲极端子与该第二电晶体的该源极端子连接。一种用于侦测一半导体记忆体设备的同步模式之电路，其包含：一控制单元，其配置成当一有效位址信号启用时，其产生一有效位址脉冲信号来控制一第一电压的供应；一驱动单元，其配置成当一时脉在一高位准上时，反向驱动该时脉而不管来自该控制单元输出之该第一电压的供应，并且当该时脉在一低位准上时，其在已供应该第一电压时反向驱动该时脉；以及一锁定单元，其配置成锁定由该驱动单元所驱动的该时脉，并根据该已锁定时脉输出一同步模式信号。如申请专利范围第7项之电路，其中该控制单元包含：一脉冲产生器，其配置成接收该有效位址信号并根据该有效位址信号输出一有效位址脉冲信号；以及一电压驱动器，其配置成根据是否启用该有效位址脉冲信号来驱动该第一电压。如申请专利范围第8项之电路，其中该脉冲产生器包含：一延迟单元，其配置成将该有效位址信号延迟一预定时间并产生一输出信号；一反向器，其配置成将该延迟单元的输出信号反向，并产生一输出信号；以及一NAND闸，其配置成接收该有效位址信号和该反向器的输出信号，并输出该有效位址脉冲信号。如申请专利范围第8项之电路，其中该电压驱动器包含一第一电晶体，该电晶体具有一闸极端子配置成接收该有效位址脉冲信号、一源极端子配置成接收该第一电压以及一汲极端子配置成与该驱动单元连接。如申请专利范围第10项之电路，其中该驱动单元包含：一第一节点；一第二电晶体，其具有一闸极端子配置成接收该时脉、一源极端子与该控制单元连接以及一汲极端子与该第一节点连接；以及一第三电晶体，其具有一闸极端子配置成接收该时脉、一汲极端子与该第一节点连接以及一源极端子与一接地端子连接，并且其中该第一节点为一输出端子。如申请专利范围第7项之电路，其中该锁定单元包含两反向器，这两反向器形成用于由该驱动单元驱动的该时脉之锁定结构，并且输出该同步模式信号。如申请专利范围第11项之电路，其中该第一电晶体的该汲极端子与该第二电晶体的该源极端子连接。一种用于侦测一半导体记忆体设备内一同步模式之电路，其包含：一第一信号组合单元，其配置成组合一有效位址信号与一时脉来产生一参考信号；一第一锁定单元，其配置成锁定该参考信号并产生一输出信号；一第二信号组合单元，其配置成组合该第一锁定单元的一输出信号与该时脉来产生一侦测脉冲信号；一控制单元，其配置成根据是否启用该有效位址信号来控制一周边电压；一驱动单元，其配置成根据该控制单元所提供之该周边电压来驱动该侦测脉冲信号；以及一第二锁定单元，其配置成锁定由该驱动单元所驱动的该侦测脉冲信号，并输出一同步模式信号。如申请专利范围第14项之电路，其中该第一信号组合单元包含：一第一节点；一第一反向器，其配置成将该有效位址信号反向并产生一输出信号；一第二反向器，其配置成将该时脉反向并产生一输出信号；一NAND闸，其配置成接收该第一反向器的输出信号以及该第二反向器的输出信号，并产生一输出信号；一NOR闸，其配置成接收该第一反向器的输出信号以及该时脉，并产生一输出信号；一第一电晶体，其具有一闸极端子配置成接收该NAND的输出信号、一源极端子配置成接收该一周边电压以及一汲极端子配置成与该第一节点连接；以及一第二电晶体，其具有一闸极端子配置成接收该NOR闸的输出信号、一汲极端子与该第一节点连接以及一源极端子与一接地端子连接，其中该参考信号从该第一节点输出。如申请专利范围第14项之电路，其中该第一锁定单元包含：一第一反向器，其配置成将该参考信号反向并产生输出信号；一第二反向器，其与该第一反向器一起形成一锁定结构；以及一第三反向器，其配置成将该第一反向器的输出信号反向。如申请专利范围第14项之电路，其中该第二信号组合单元包含：一反向器，其配置成将该时脉反向并产生一输出信号；以及一NOR闸，其配置成接收该反向器的输出信号以及该第一锁定单元的输出信号，并输出该侦测脉冲信号。如申请专利范围第14项之电路，其中该控制单元包含：一脉冲产生器，其配置成接收该有效位址信号并输出一有效位址脉冲信号；以及一电压驱动器，其配置成根据是否启用该有效位址脉冲信号来驱动一周边电压。如申请专利范围第18项之电路，其中该脉冲产生器包含：一延迟单元，其配置成将该有效位址信号延迟一预定时间并产生一输出信号；一反向器，其配置成将该延迟单元的输出信号反向，并产生和输出信号；以及一NAND闸，其配置成接收该有效位址信号和该反向器的输出信号，并输出该有效位址脉冲信号。如申请专利范围第18项之电路，其中该电压驱动器包含一第一电晶体，该电晶体具有一闸极端子配置成接收该有效位址脉冲信号、一源极端子配置成接收该周边电压以及一汲极端子配置成与该驱动单元连接。如申请专利范围第20项之电路，其中该驱动单元包含：一第一节点；一第二电晶体，其具有一闸极端子配置成接收该侦测脉冲信号、一源极端子与该控制单元连接以及一汲极端子与该第一节点连接；以及一第三电晶体，其具有一闸极端子配置成接收该侦测脉冲信号、一汲极端子与该第一节点连接以及一源极端子与一接地端子连接。如申请专利范围第14项之电路，其中该第二锁定单元包含两反向器，该两反向器形成用于从该驱动单元传送的该侦测脉冲信号之锁定结构，并且输出该同步模式信号。如申请专利范围第21项之电路，其中该第一电晶体的该汲极端子与该第二电晶体的该源极端子连接。一种用于侦测一半导体记忆体设备内一同步模式之电路，其包含：一第一信号组合单元，其配置成利用根据是否启用一有效位址信号来驱动一时脉，以产生第一和第二信号，并从该第一和第二信号产生一参考信号；一第一锁定单元，其配置成锁定该参考信号并产生一输出信号；一第二信号组合单元，其配置成若该第一锁定单元的该输出信号位于一高位准，则产生一形成一低位准电压的侦测脉冲信号，并且若该第一锁定单元的该输出信号位于一低位准，则透过该时脉的反转来形成一高位准电压；一控制单元，其配置成当一有效位址信号启用时，其产生一有效位址脉冲信号来控制一第一电压的供应；一驱动单元，其配置成当一时脉在一高位准上时，反向驱动该侦测脉冲讯号而不管该第一电压的供应，并且当该时脉在一低位准上时，其在已供应该第一电压时反向驱动该侦测脉冲讯号；以及一第二锁定单元，其配置成锁定由该驱动单元所驱动的该时脉，并输出一同步模式信号。如申请专利范围第24项之电路，其中该第一信号组合单元包含：一第一节点；一第一反向器，其配置成将该有效位址信号反向并产生一输出信号；一第二反向器，其配置成将该时脉反向并产生一输出信号；一NAND闸，其配置成接收该第一反向器的输出信号以及该第二反向器的输出信号，并产生一输出信号；一NOR闸，其配置成接收该第一反向器的输出信号以及该时脉，并产生一输出信号；一第一电晶体，其具有一闸极端子配置成接收该NAND闸的输出信号、一源极端子配置成接收该第一电压以及一汲极端子配置成与该第一节点连接；以及一第二电晶体，其具有一闸极端子配置成接收该NOR闸的输出信号、一汲极端子与该第二节点连接以及一源极端子与一接地端子连接，并且其中该参考信号从该第一节点输出。如申请专利范围第24项之电路，其中该第一锁定单元包含：一第一反向器，其配置成将该参考信号反向并产生一输出信号；一第二反向器，其与该第一反向器一起形成一锁定结构；以及一第三反向器，其配置成将该第一反向器的输出信号反向。如申请专利范围第24项之电路，其中该第二信号组合单元包含：一反向器，其配置成将该时脉反向并产生一输出信号；以及一NOR闸，其配置成接收该反向器的输出信号以及该第一锁定单元的输出信号，并产生该侦测脉冲信号。如申请专利范围第24项之电路，其中该控制单元包含：一脉冲产生器，其配置成接收该有效位址信号并输出该有效位址脉冲信号；以及一电压驱动器，其配置成根据是否启用该有效位址脉冲信号来驱动该第一电压。如申请专利范围第28项之电路，其中该脉冲产生器包含：一延迟单元，其配置成将该有效位址信号延迟一预定时间并产生一输出信号；一反向器，其配置成将该延迟单元的输出信号反向，并产生一输出信号；以及一NAND闸，其配置成接收该有效位址信号和该反向器的输出信号，并输出该有效位址脉冲信号。如申请专利范围第28项之电路，其中该电压驱动器包含一第一电晶体，该电晶体具有一闸极端子配置成接收该有效位址脉冲信号、一源极端子配置成接收该第一电压以及一汲极端子配置成与该驱动单元连接。如申请专利范围第30项之电路，其中该驱动单元包含：一第一节点；一第二电晶体，其具有一闸极端子配置成接收该侦测脉冲信号、一源极端子与该控制单元连接以及一汲极端子与该第一节点连接；以及一第三电晶体，其具有一闸极端子配置成接收该侦测脉冲信号、一汲极端子与该第一节点连接以及一源极端子与一接地端子连接。如申请专利范围第24项之电路，其中该第二锁定单元包含两反向器，该两反向器形成用于从该驱动单元传送一时脉的锁定结构，并且配置成输出该同步模式信号。如申请专利范围第31项之电路，其中该第一电晶体的该汲极端子与该第二电晶体的该源极端子连接。如申请专利范围第7或24项之电路，其中该第一电压包含一周边电压。如申请专利范围第1、7、14或24项之电路，其中该有效位址信号包含一由将一有效位址指令反向所产生的高启用信号。如申请专利范围第1、8、18或28项之电路，其中该有效位址脉冲信号包含一低启用信号，其具有比该有效位址信号短的一启用时间。一种用于侦测一半导体记忆体设备内一同步模式之方法，该方法包含：根据是否启用一有效的位址信号来控制供应一第一电压；根据供应该第一电压来驱动一时脉；锁定该已驱动的时脉并输出已锁定的该时脉作为一同步模式信号；以及其中该控制包含若已启用该有效位址信号则产生一有效位址脉冲信号，并且根据是否启用该有效位址脉冲信号来供应或终止用于驱动该时脉的该第一电压。如申请专利范围第37项之方法，其中若该时脉在一高位准上，则该驱动包含反向驱动该时脉而不管该第一电压的供应，并且若该时脉在一低位准上，则在已供应该第一电压时反向驱动该时脉。一种用于侦测一半导体记忆体设备内一同步模式之方法，该方法包含：组合一有效位址信号与一时脉来产生一参考信号；锁定该参考信号；组合该锁定之参考信号与该时脉来产生一侦测脉冲信号；根据是否启用该有效位址信号来控制一周边电压；根据该周边电压来驱动该侦测脉冲信号；以及锁定该已驱动的侦测脉冲信号并输出一同步模式信号。如申请专利范围第39项之方法，其中组合该有效位址信号与该时脉来产生该参考信号包含根据是否启用该有效位址信号驱动该时脉，来产生第一和第二信号并从该第一和第二信号产生该参考信号。如申请专利范围第39项之方法，其中组合该锁定参考信号和该时脉如此产生该侦测脉冲信号包含产生该侦测脉冲信号，如此若该锁定的参考信号在一高位准上，其具有一低位准电压，并且若该锁定的参考信号在一低位准上，其具有该非反向驱动的时脉之电压位准。如申请专利范围第39项之方法，其中该控制包含若已启用该有效位址信号则产生一有效位址脉冲信号，并且根据是否启用该有效位址脉冲信号来供应或终止用于驱动该时脉的一第一电压。如申请专利范围第42项之方法，其中若该侦测脉冲讯号在一高位准上，则该驱动包含反向驱动该时脉而不管该第一电压的供应，并且若该时脉在一低位准上，则在已供应该第一电压时反向驱动该侦测脉冲讯号。如申请专利范围第37或39项之方法，其中该有效位址信号包含一由将一有效位址指令反向所产生的高启用信号。如申请专利范围第37或42项之方法，其中该有效位址脉冲信号包含一低启用信号，其具有比该有效位址信号短的一启用时间。如申请专利范围第37或42项之方法，其中该第一电压为一周边电压。 |
