| 摘要 |
<p>본 발명은 고전압용 반도체 장치에서 전체저항을 감소시킬 수 있는 반도체 장치를 제공하기 위한 것으로, 이를 위한 본 발명의 반도체 장치는, 기판에 형성되어 서로 접하는 제1도전형의 제1웰과 제2도전형의 제2웰; 상기 기판에 형성되어 상기 제1웰과 상기 제2웰이 접하는 경계면에 위치하는 제2도전형의 확산방지영역; 및 상기 기판 상에서 상기 제1웰, 상기 확산방지영역 및 상기 제2웰을 동시에 가로지르는 게이트전극을 포함하고 있으며, 상술한 본 발명에 따르면 확산방지영역을 구비함으로써, 반도체 장치의 전체저항을 감소시킬 수 있는 효과가 있다.</p> |
