| 发明名称 | 4输入查找表、FPGA逻辑单元和FPGA逻辑块 | ||
| 摘要 | 本发明公开了一种LUT4、FPGA逻辑单元和FPGA逻辑块。该4输入查找表LUT4包括：两个3输入查找表LUT3和四个2选1多路复用器，该两个LUT3为C-LUT3和S-LUT3，该四个2选1多路复用器为FMUX，CMUX，SMUX和F4MUX；数据输入端口A0，A1，以及A2(0)经过CMUX选择后的输出分别进入C-LUT3的三个输入端口；数据输入端口A0，A1(0)与A3(1)经过SMUX选择后的输出，以及A2(0)经过CMUX选择后的输出分别进入S-LUT3的三个输入端口；数据输入端口A3(1)与逻辑‘0’经过FMUX选择后的输出进入F4MUX的控制端口，S-LUT3的输出(0)经过F4MUX选择后从该LUT4的输出端口F4输出；FPGA逻辑单元中，Fmux，Smux和Cmux分别为FMUX，SMUX和CMUX的控制位。本发明的LUT4、FPGA逻辑单元和FPGA逻辑块能够提高逻辑密度。 | ||
| 申请公布号 | CN102176673A | 申请公布日期 | 2011.09.07 |
| 申请号 | CN201110046775.9 | 申请日期 | 2011.02.25 |
| 申请人 | 中国科学院半导体研究所 | 发明人 | 韩小炜;陈陵都 |
| 分类号 | H03K19/177(2006.01)I;G11C11/409(2006.01)I | 主分类号 | H03K19/177(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 周国城 |
| 主权项 | 一种4输入查找表LUT4，其特征在于，该LUT4包括：两个3输入查找表LUT3和四个2选1多路复用器，该两个LUT3为C‑LUT3和S‑LUT3，该四个2选1多路复用器为FMUX，CMUX，SMUX和F4MUX；数据输入端口A0，A1，以及A2(0)经过CMUX选择后的输出分别进入C‑LUT3的三个输入端口；数据输入端口A0，A1(0)与A3(1)经过SMUX选择后的输出，以及A2(0)经过CMUX选择后的输出分别进入S‑LUT3的三个输入端口；数据输入端口A3(1)与逻辑‘0’经过FMUX选择后的输出进入F4MUX的控制端口，S‑LUT3的输出(0)经过F4MUX选择后从该LUT4的输出端口F4输出；所述LUT4中，Fmux，Smux和Cmux分别为所述FMUX，SMUX和CMUX的控制位。 | ||
| 地址 | 100083 北京市海淀区清华东路甲35号 | ||