| 发明名称 | 去除了伪边缘存储块的存储器件 | ||
| 摘要 | 一种具有开放式位线存储器结构的半导体存储器件，从中去除了边缘伪存储块，该半导体存储器件包括：存储块；包括第一感测放大器的边缘感测放大块，该第一感测放大器具有第一位线、第一互补位线、以及第一放大电路，该第一放大电路包括具有第一尺寸的第一晶体管；包括第二感测放大器的感测放大块，该第二感测放大器具有第二位线、第二互补位线、以及第二放大电路，该第二放大电路包括第二晶体管，该第二晶体管具有不同于第一尺寸的第二尺寸；以及电容器块，其电连接到该边缘感测放大块。 | ||
| 申请公布号 | CN102148053A | 申请公布日期 | 2011.08.10 |
| 申请号 | CN201110035035.5 | 申请日期 | 2011.02.09 |
| 申请人 | 三星电子株式会社 | 发明人 | 李哲宇;张星珍;郭镇锡;高兑荣;金正烈;金尚玧;朴祥均;李祯培 |
| 分类号 | G11C7/12(2006.01)I;G11C7/06(2006.01)I | 主分类号 | G11C7/12(2006.01)I |
| 代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 金玉洁 |
| 主权项 | 一种具有开放式位线存储器结构的半导体存储器件，包括：存储块，包括存储单元排列；包括第一感测放大器的边缘感测放大块，该第一感测放大器包括第一位线、第一互补位线以及第一放大电路，该第一放大电路包括具有第一尺寸的第一晶体管；包括第二感测放大器的中央感测放大块，该第二感测放大器包括第二位线、第二互补位线以及第二放大电路，该第二放大电路包括第二晶体管，该第二晶体管具有不同于第一尺寸的第二尺寸；和电容器块，其电连接到该边缘感测放大块。 | ||
| 地址 | 韩国京畿道 | ||