发明名称 非易失性存储器及其写入方法
摘要 一种能够对连接在同一字线上的多个存储单元进行一齐写入的非易失性存储器。在存储单元阵列(20)的各存储单元(10)内设置有按各列单位相互分离的源极线(SL)。在写入时,第1和第2源极电压中的任何一方根据要写入的数据被施加给各源极线(SL)。在负电压的第1控制电压被施加给字线(CWL)之后,在维持各源极线(SL)的电压的状态下,高电压的第2控制电压被施加给该字线(CWL)。因此,各存储单元(10)根据被施加给各个源极线(SL)的电压被擦除或者被编程。
申请公布号 CN1692450B 申请公布日期 2011.07.27
申请号 CN200380100721.X 申请日期 2003.12.17
申请人 富士通株式会社 发明人 古山孝昭
分类号 G11C16/10(2006.01)I 主分类号 G11C16/10(2006.01)I
代理机构 北京三友知识产权代理有限公司 11127 代理人 李辉
主权项 一种非易失性存储器,包括:字线;与所述字线连接的多个存储单元;以及分别与所述多个存储单元中的一个连接的多根源极线;其特征在于,该非易失性存储器具有多个源极电压供给电路,该多个源极电压供给电路中的每一个与对应的一根源极线连接,取得对应的一个存储单元的写入数据,根据该写入数据把第1源极电压和第2源极电压中的任何一方供给该对应的一根源极线,其中,所述多个源极电压供给电路包括:响应于根据写入地址所生成的解码信号来将所述写入数据闩锁的闩锁电路,并且其中,所述闩锁电路根据闩锁后的写入数据来输出所述第1源极电压和所述第2源极电压中的任何一方。
地址 日本神奈川县川崎市