| 主权项 |
一种缓冲器电路(318)，包含：一第一半电路以及一第二半电路，每个半电路皆包含：第一种型式之第一MOS电晶体(M4、M9)，具有连接用以接收输入电压之闸极端，连接用以接收第一电流(I21、I22)之第一电流处理端，连接用以接收具有小于第一电流数值的第二电流(I11、I12)之第二电流处理端，以及连接到第二电流处理端之本体端；第二种型式之第二MOS电晶体(M23、M22)，相对于第一种型式，具有连接到第一MOS电晶体第二电流处理端之闸极端，连接用以接收第三电流(I31)之第一电流处理端，连接到第一MOS电晶体第一电流处理端之第二电流处理端；以及第一种型式之第三MOS电晶体(M5、M8)，具有连接到第一MOS电晶体第一电流处理端之闸极端，连接到输出负载元件(M26,M27)并且提供差动输出电压之第一电流处理端，连接用以接收第三电流(I31)之第二电流处理端，以及连接到第二电流处理端之本体端；其中第一半电路接收缓冲器之输入电压作为输入电压，而第二半电路则是接收参考电压作为输入电压，第一与第二半电路提供指示缓冲器输入电压之一对差动输出讯号。如申请专利范围第1项之缓冲器电路，其中第一半电路的第一MOS电晶体之汲极对源极电流、汲极对源极电压、以及汲极对本体电压无关于缓冲器输入电压之变动。如申请专利范围第1项之缓冲器电路，其中第一半电路的第一MOS电晶体之闸极电容无关于缓冲器输入电压之变动。如申请专利范围第3项之缓冲器电路，其中第一半电路的第一MOS电晶体之闸极电容无关于操作条件之变动。如申请专利范围第4项之缓冲器电路，其中的操作条件包含制造处理、温度、以及电源供应电压变动之其中任何一者。如申请专利范围第1项之缓冲器电路，其中第一种型式的MOS电晶体包含一PMOS电晶体，第二种型式的MOS电晶体包含一NMOS电晶体。如申请专利范围第1项之缓冲器电路，其中第一种型式的MOS电晶体包含一NMOS电晶体，第二种型式的MOS电晶体包含一PMOS电晶体。如申请专利范围第1项之缓冲器电路，其中的第一与第二半电路之第一MOS电晶体配置为源极随耦器元件。如申请专利范围第1项之缓冲器电路，其中的第一与第二半电路之第二MOS电晶体系配置为一互导放大器。如申请专利范围第1项之缓冲器电路，其中的第一与第二半电路之第三MOS电晶体系配置为摺叠式串叠型元件。如申请专利范围第1项之缓冲器电路，其中的第一电流为第二电流的两倍，而第三电流则为第二电流的两倍。如申请专利范围第1项之缓冲器电路，进一步包含一差动对单端转换电路(850、950)，连接用以接收差动输出讯号并且提供单端之缓冲器输出讯号。如申请专利范围第12项之缓冲器电路，其中的差动对单端转换电路(850)提供反相的单端缓冲器输出讯号。如申请专利范围第12项之缓冲器电路，其中的差动对单端转换电路(950)提供非反相的单端缓冲器输出讯号。如申请专利范围第6项之缓冲器电路，其中第一与第二半电路每者进一步包含：提供第一电流之第一电流源，此第一电流源包含一NMOS电晶体；提供第二电流之第二电流源，此第二电流源包含一个或者多个PMOS电晶体；以及提供第三电流之第三电流源，此第三电流源包含一个或者多个PMOS电晶体。 |
