| 主权项 |
一种记忆装置，其包含：一记忆体单元阵列，系储存复数笔资料；一缓冲单元，系储存来自该记忆体单元阵列之资料；一纪录单元，系纪录该缓冲单元所储存之资料之分支预测结果(branch prediction result)；一逻辑单元，系选择性输出该记忆体单元阵列所储存之资料或该缓冲单元所储存之资料；以及一控制单元，系为一有限状态机(finite state machine)，该有限状态机包含一闲置状态(Idle state)、一填入状态(Fill state)及一运行状态(Active state)，该控制单元系接收一资料提取位址，并根据该资料提取位址及该纪录单元所纪录之分支预测结果，以控制该缓冲单元之资料存取、控制该记忆体单元阵列之资料输出及控制该逻辑单元之资料输出；其中，该闲置状态系为该缓冲单元无储存资料或输出资料时之状态，该填入状态系为该控制单元控制该缓冲单元以储存该记忆体单元阵列输出之资料，该运行状态系为该控制单元控制该缓冲单元输出所储存之资料。如申请专利范围第1项所述之记忆装置，其中该记忆体单元阵列系为一快取记忆体，或是更下阶层的记忆体。如申请专利范围第1项所述之记忆装置，其中该缓冲单元系为一储存空间，其大小小于快取记忆体，或是更下阶层的记忆体。如申请专利范围第3项所述之记忆装置，其中该记忆体系为一无标签之记忆体。如申请专利范围第1项所述之记忆装置，其中该缓冲单元所储存之资料系为一最内层回圈指令(innermost loop instruction)。如申请专利范围第1项所述之记忆装置，其中该控制单元处于该闲置状态时，当该控制单元判断该资料提取位址所对应之指令为一向后分支指令且该向后分支指令为发生的(taken)，则表示一最内层回圈被该控制单元侦测到。如申请专利范围第1项所述之记忆装置，其中该控制单元处于该闲置状态时，当该控制单元判断该资料提取位址所对应之指令为一向后分支指令且该向后分支指令已连续发生(taken)两次，则表示一最内层回圈被该控制单元侦测到。一种回圈缓冲器，系电性连接一处理器及一记忆体单元阵列，该回圈缓冲器包含：一缓冲单元，系储存来自该记忆体单元阵列之资料；一纪录单元，系纪录该缓冲单元所储存之资料之分支预测结果；一逻辑单元，系选择性输出该记忆体单元阵列所储存之资料或该缓冲单元所储存之资料至该处理器；一控制单元，系为一有限状态机(finite state machine)，该有限状态机包含一闲置状态(Idle state)、一填入状态(Fill state)及一运行状态(Active state)，该控制单元系根据一资料提取位址及该纪录单元所纪录之分支预测结果，以控制该缓冲单元之资料存取、控制该记忆体单元阵列之资料输出及控制该逻辑单元之资料输出；其中，该闲置状态系为该缓冲单元无储存资料或输出资料时之状态，该填入状态系为该控制单元控制该缓冲单元以储存该记忆体单元阵列输出之资料，该运行状态系为该控制单元控制该缓冲单元输出所储存之资料。如申请专利范围第8项所述之回圈缓冲器，其中该记忆体单元阵列系为一快取记忆体，或是更下阶层的记忆体。如申请专利范围第8项所述之回圈缓冲器，其中该缓冲单元系为一储存空间，其大小小于快取记忆体，或是更下阶层的记忆体。如申请专利范围第10项所述之回圈缓冲器，其中该记忆体系为一无标签之记忆体。如申请专利范围第8项所述之回圈缓冲器，其中该缓冲单元所储存之资料系为一最内层回圈指令(innermost loop instruction)。如申请专利范围第8项所述之回圈缓冲器，其中该控制单元处于该闲置状态时，当该控制单元判断该资料提取位址所对应之指令为一向后分支指令且该向后分支指令为发生的(taken)，则表示一最内层回圈被该控制单元侦测到。如申请专利范围第8项所述之回圈缓冲器，其中该控制单元处于该闲置状态时，当该控制单元判断该资料提取位址所对应之指令为一向后分支指令且该向后分支指令已连续发生(taken)两次，则表示一最内层回圈被该控制单元侦测到。 |
