| 主权项 |
一种主机与装置间汇流排上之分接资料之分析方法，其包含有以下步骤：提供一能够分接主机与装置间之汇流排之分接板；以一时钟速率取样该汇流排以产生原始资料，该时钟速率至少为该汇流排频率之两倍；于该时钟之上升或下降边缘锁存该汇流排上之原始资料；解码该汇流排上之该原始资料以产生解码之资料；以及整理该解码之资料与该取样之资料以进行分析，其中该整理该解码之资料与该取样之资料以进行分析之步骤更包含将原始资料之各样本与该解码之资料之相应位元进行整理。如申请专利范围第1项所述之方法，其中提供一能分接一汇流排之分接板更包含有提供一能分接该汇流排之各线路之分接板。如申请专利范围第1项所述之方法，更包含有一或多个：自该解码之资料产生一状态列表；自该解码之资料产生命令解码；自该解码之资料产生一定时脉冲波形；自该解码之资料产生一树形图；过滤该解码之资料；根据该解码之资料进行触发；或根据该解码之资料产生统计。如申请专利范围第1项所述之方法，更包含：自该分接板接受一ID；选择该汇流排之一协定以进行分析；以及程式化与该分接板相连接之一转接盒以处理该选择之协定，其中该转接盒将该资料提交至一协定分析器。如申请专利范围第4项所述之方法，还包含：运行该转接盒，藉以对该分接头之类型进行识别。如申请专利范围第4项所述之方法，还包含：运行该转接盒，藉以界定汇流排之线路或界定自该分接头之多个具体讯号，且在将资料提供给该协定分析器之前对该等具体讯号进行处理。如申请专利范围第4项所述之方法，还包含：运行该转接盒，藉以对该分接头之一ID进行确定。如申请专利范围第4项所述之方法，该协议包含有：1394a、ATA/ATAPI、Cardbus、Logic Analysis、PCI/PCI-X/Compact PCI、PCMCIA/Compact Flash、SCSI、SATA、USB、MMC、SD、SDIO以及CE-ATA。如申请专利范围第1项所述之方法，其中提供一能够分接主机与装置间之汇流排之分接板的步骤包含有：提供一分接头，藉以在一装置与数位助理、数位摄影机、个人声讯播放机、数位媒体播放机、数位记录器、蜂巢式电话、膝上型电脑中的一种设备间进行分接。如申请专利范围第1项所述之方法，其中提供一能够分接主机与装置间之汇流排之分接板的步骤包含有：提供一分接头，藉以在一装置与MMC卡、RS-MMC(Reduced Size-MultiMedia Card)、MMCpuls、MMCmobile、DV(Dual Voltage)MMC卡、CE-ATA装置、SD(Secure Digital)卡、DV SD卡、SDIO(SD Input/Output)卡、XD卡及Memory Stick中的一种设备间进行分接。如申请专利范围第1项所述之方法，更包含提供一带有该分接板之穿过汇流排，不需重新定时出现于该主机与该装置间该汇流排上之讯号。如申请专利范围第1项所述之方法，更包含使用原始资料之各样本与一相应位元之比对以分析该汇流排之各线路。一种待测试系统之汇流排上之资料的分析方法，该系统具有一主机与一装置，该方法包含有以下步骤：连接一分接头至该待测试之系统，其中该分接头于该主机与该装置间提供一穿透汇流排；连接该分接头于一转接盒，该转接盒与一协定分析器相连接；于该转接盒处接收一来自该分接头之一ID，其中该协定分析器为了于该待测试系统中运行之协定而使用该ID以配置该转接盒；使用一时钟取样该汇流排，该时钟以高于该待测试系统时钟之速率作业，该时钟由该转接盒提供；透过在该时钟之上升与/或下降边缘锁存资料，重复取样该汇流排，直至获得一资料片段且其能代表原始资料，其中该资料片段中之各位元多于一次被取样且被锁存；解码该原始资料之片段为解码之资料；以及整理将该原始资料与该解码之资料。如申请专利范围第13项所述之方法，其中取样该汇流排更包含分接该汇流排之线路，而没有重新定时该汇流排线路上之讯号。如申请专利范围第13项所述之方法，更包含有一或多个：自该解码之资料产生一状态列表；自该解码之资料产生命令解码；自该解码之资料产生一定时脉冲波形；自该解码之资料产生一树形图；过滤该解码之资料；根据该解码之资料进行触发；或根据该解码之资料产生统计。如申请专利范围第13项所述之方法，其中整理该原始资料与该解码之资料更包含将该取样之原始资料于该解码之资料进行调整。如申请专利范围第16项所述之方法，更包含直观地呈现该取样之资料与该解码之资料，以致该解码之资料之各位元与复数个样本相关联。如申请专利范围第17项所述之方法，更包含根据该取样之资料与该解码之资料之比对，界定一该汇流排之特定线路上之问题。如申请专利范围第13项所述之方法，其中透过在该时钟之上升与/或下降边缘锁存资料，重复取样该汇流排，直至获得一资料片段更包含取样一位元组之资料。如申请专利范围第13项所述之方法，其中透过在该时钟之一上升边缘锁存资料，重复取样该汇流排，直至获得一资料片段更包含取样该汇流排之各线路之一位元或该汇流排之各资料线上之位元。如申请专利范围第13项所述之方法，更包含为一协定分析器准备该解码之资料。如申请专利范围第13项所述之方法，更包含从该分接头接受作为低电压差动讯号的该原始资料。如申请专利范围第22项所述之方法，更包含调整一转接盒中之现场可程式化闸阵列(Field Programmable Gate Array；FPGA)之内部电压以与该低电压差动讯号相配合。如申请专利范围第23所述之方法，更包含将一讯号翻译为一协定分析器所需之形式。如申请专利范围第23所述之方法，更包含将低压电晶体逻辑(Low Voltage Transistor Transistor Logic，LVTTL)讯号翻译为低电压差动讯号(Low Voltage Differential Signaling；LVDS)讯号。 |
