发明名称 双路径,多模式循序储存元件
摘要
申请公布号 申请公布日期 2011.06.11
申请号 TW096107069 申请日期 2007.03.01
申请人 高通公司 发明人 曼尼席 贾齐;费迪 艾德尔 汉登
分类号 G06F9/30;G06F9/38 主分类号 G06F9/30
代理机构 代理人 陈长文 台北市松山区敦化北路201号7楼
主权项 一种用于储存资料之装置,其包含:一具有一输入端及一输出端之第一循序储存元件,其中该第一循序储存元件包含一脉冲触发储存元件,其回应于一脉冲时序;一具有一输入端及一输出端之第二循序储存元件,其中该第二循序储存元件包含一主从式储存元件,其回应于一相位时序;其中在该资料在该相位时序之一循环的期间,通过比在该脉冲时序的一循环的期间之该脉冲触发储存元件较多的循序锁存阶段,该主从式储存元件锁存资料;一耦接至该第一循序储存元件的输入端及该第二循序储存元件的输入端之资料输入端,该资料输入端经组态以接受资料;一耦接至该第一循序储存元件的输出端及该第二循序储存元件的输出端之资料输出端,该资料输出端经组态以输出该资料;及一选择机件,其经组态以选择该第一循序储存元件或该第二循序储存元件以用于将该资料自该资料输入端传递至该资料输出端。如请求项1之装置,其中该选择机件包含一插入于该第一及第二循序储存元件之该等输出端与该资料输出端之间的选择器电路。如请求项1之装置,其中该选择机件包含一插入于该第一循序储存元件之该输出端与该资料输出端之间的第一传输闸及一插入于该第二循序储存元件之该输出端与该资料输出端之间的第二传输闸。如请求项1之装置,其中该脉冲触发储存元件及该主从式储存元件之一从属阶段共用一经组态以储存该资料之保持器电路。如请求项4之装置,其中该选择机件包含一插入于该脉冲触发储存元件之一缓冲器电路与该共用保持器电路之间的第一传输闸及一插入于该主从式储存元件之一主控阶段与该共用保持器电路之间的第二传输闸。如请求项5之装置,其中该资料输出端经配置成一wired-OR组态,其将该第一传输闸之一输出端及该第二传输闸之一输出端连接至该共用保持器电路。如请求项5之装置,其中该第一传输闸经组态以回应于一脉冲时序信号而选择该脉冲触发储存元件,且该第二传输闸经组态以回应于一相位时序信号而选择该主从式储存元件。如请求项7之装置,其中该共用保持器电路回应于具有一非作用中时序循环周期之每一时序信号而被启用且回应于该等时序信号之具有一作用中时序循环周期之一者而被停用。如请求项4之装置,其中该共用保持器电路包含并联耦接之一缓冲器及一个三态缓冲器。如请求项4之装置,其中该共用保持器电路包含并联耦接之两个三态缓冲器。如请求项4之装置,其进一步包含一电路,该电路经组态以在以一测试模式被启用时将测试资料传递至该主从式储存元件且在以一非测试模式被启用时将功能资料传递至该主从式储存元件。一种微处理器,其包含:一时序控制电路,其经组态以启动一脉冲时序信号或一相位时序信号中之一者;及复数个管线,每一管线具有由阶段间双路径多模式循序储存元件分开之复数个阶段,每一双路径多模式循序储存元件包含:一具有一输入端及一输出端之主从式储存元件,该主从式储存元件回应于该相位时序信号;一具有一输入端及一输出端之脉冲触发储存元件,该脉冲触发储存元件回应于该脉冲时序信号;一耦接至该主从式储存元件的输入端及该脉冲触发储存元件的输入端之资料输入端,该资料输入端经组态以接受资料;一耦接至该主从式储存元件的输出端及该脉冲触发储存元件的输出端之资料输出端;及一选择机件,其经组态以回应于由该时序控制电路所启动之该时序信号而选择该主从式储存元件或该脉冲触发储存元件,以将该资料自该资料输入端传递至该资料输出端其中在该资料在一相位时序之一循环的期间,通过比在一脉冲时序的一循环的期间之该脉冲触发储存元件较多的循序锁存阶段,该主从式储存元件锁存资料。如请求项12之微处理器,其中该脉冲触发储存元件及该主从式储存元件之一从属阶段共用一经组态以储存该资料之保持器电路。如请求项13之微处理器,其中该选择机件包含一插入于该脉冲触发储存元件之一缓冲器电路与该共用保持器电路之间的第一传输闸及一插入于该主从式储存元件之一主控阶段与该共用保持器电路之间的第二传输闸。如请求项14之微处理器,其中该资料输出端经配置成一wired-OR组态,其将该第一传输闸之一输出端及该第二传输闸之一输出端连接至该共用保持器电路。如请求项14之微处理器,其中该第一传输闸经组态以回应于该脉冲时序信号而选择该脉冲触发储存元件且该第二传输闸经组态以回应于该相位时序信号而选择该主从式储存元件。如请求项13之微处理器,其中该共用保持器电路回应于具有一非作用中时序循环周期之每一时序信号而被启用且回应于该等时序信号之具有一作用中时序循环周期之一者而被停用。如请求项12之微处理器,其中每一双路径、多模式循序储存元件进一步包含一电路,该电路经组态以在该微处理器以一测试模式被启用时将测试资料传递至该主从式储存元件且在该微处理器以一非测试模式被启用时将功能资料传递至该主从式储存元件。一种储存资料之方法,其包含:回应于一模式输入而选择并联耦接之一主从式储存元件及一脉冲触发储存元件中之一者,其中该主从式储存元件回应于一相位时序信号且该脉冲触发储存元件回应于一脉冲时序信号;及经由该所选定之储存元件将资料自一资料输入端传递至一资料输出端;其中该资料在该相位时序之一循环的期间,通过比在该脉冲时序的一循环的期间之该脉冲触发储存元件较多的循序锁存阶段,该主从式储存元件锁存资料。如请求项19之方法,其进一步包含回应于处于一第一状态之该模式输入而选择该主从式储存元件及回应于处于一第二状态之该模式输入而选择该脉冲触发储存元件。如请求项20之方法,其进一步包含:回应于处于该第二状态之该模式输入而停用该主从式储存元件;及回应于处于该第一状态之该模式输入而停用该脉冲触发储存元件。如请求项20之方法,其进一步包含,回应于处于该第一状态之该模式输入,在测试期间将测试资料传递至该主从式储存元件及在正常功能操作期间将功能资料传递至该主从式储存元件。如请求项19之方法,其进一步包含:回应于处于一第一状态之该模式输入而启用该脉冲触发储存元件之一传输闸及回应于处于一第二状态之该模式输入而启用该主从式储存元件之一传输闸。如请求项23之方法,其进一步包含:回应于处于该第一状态之该模式输入而启动一脉冲时序信号;及回应于处于该第二状态之该模式输入而启动一相位时序信号。如请求项24之方法,其中启用该脉冲触发储存元件之该传输闸包含将该脉冲时序信号提供至该脉冲触发储存元件之该传输闸;且启用该主从式储存元件之该传输闸包含将该相位时序信号提供至该主从式储存元件之该传输闸。如请求项24之方法,其进一步包含回应于该等时序信号而稳定资料输出。如请求项26之方法,其中稳定该资料输出包含:回应于具有一非作用中时序循环周期之每一时序信号而启用一由该等储存元件所共用之保持器电路;及回应于该等时序信号之具有一作用中时序循环周期之一者而停用该共用保持器电路。
地址 美国