发明名称 配线电路基板及其制造方法
摘要 为了提供通过简单的层结构,可以高精度地形成绝缘层并减低传输损失,同时防止在接地层及定位标记层与绝缘层之间产生的离子迁移现象的发生,使接地层及定位标记层与绝缘层的粘合性和导体的导电性提高,长期可靠性良好的配线电路基板及其制造方法,采用如下的工序:准备金属支持基板,在金属支持基板上形成第1金属薄膜,在第1金属薄膜上以布图形成抗蚀膜,在从抗蚀膜暴露出来的第1金属薄膜上同时形成接地层及定位标记层;接着,在接地层及定位标记层上形成第2金属薄膜后,除去抗蚀膜;然后,在包含第2金属薄膜的上表面的第1金属薄膜上形成绝缘层,在绝缘层上形成导体布图。
申请公布号 CN1979673B 申请公布日期 2011.04.06
申请号 CN200610166742.7 申请日期 2006.12.07
申请人 日东电工株式会社 发明人 船田靖人;石井淳
分类号 G11B21/21(2006.01)I;G11B5/60(2006.01)I;H05K1/00(2006.01)I;H05K3/00(2006.01)I 主分类号 G11B21/21(2006.01)I
代理机构 上海专利商标事务所有限公司 31100 代理人 沙永生
主权项 配线电路基板,其特征在于,具备金属支持基板、形成于前述金属支持基板上的第1金属薄膜、形成于前述第1金属薄膜上的接地层及定位标记层、形成于前述接地层及前述定位标记层上的第2金属薄膜、形成于前述第2金属薄膜上的绝缘层以及形成于前述绝缘层上的导体布图,前述第2金属薄膜使用与第1金属薄膜不同的金属,前述定位标记层在第1金属薄膜的表面于形成接地层的部分以外的任意部分形成。
地址 日本大阪府