发明名称 鉴频器及实现鉴频的方法
摘要 一种鉴频器,包括一多相时钟产生单元、一连接多相时钟产生单元的采样单元及一连接采样单元的数字逻辑单元,所述多相时钟产生单元接收一输入的单相时钟,并将单相时钟转换为多相时钟,所述采样单元接收一输入的随机数据,并利用多相时钟产生单元产生的多相时钟对随机数据进行采样,所述随机数据的每一数据位根据多相时钟的相数被分为多个采样区间,所述数字逻辑单元对采样单元输出的采样值进行逻辑分析,确定每一采样值落入的采样区间,并根据相邻两个时刻的采样值对应的采样区间的变化输出一用于指示随机数据相对于单相时钟频率高低的指示信号。本发明进一步提供了一种实现鉴频的方法。本发明鉴频速度较快,抗干扰能力较强,且误差较小。
申请公布号 CN101997543A 申请公布日期 2011.03.30
申请号 CN201010567079.8 申请日期 2010.11.30
申请人 四川和芯微电子股份有限公司 发明人 全勇;武国胜
分类号 H03L7/08(2006.01)I;H03L7/085(2006.01)I 主分类号 H03L7/08(2006.01)I
代理机构 代理人
主权项 一种鉴频器,其特征在于:所述鉴频器包括一多相时钟产生单元、一连接所述多相时钟产生单元的采样单元及一连接所述采样单元的数字逻辑单元,所述多相时钟产生单元接收一输入的单相时钟,并将所述单相时钟转换为多相时钟,所述采样单元接收一输入的随机数据,并利用所述多相时钟产生单元产生的多相时钟对所述随机数据进行采样,所述随机数据的每一数据位根据多相时钟的相数被分为多个采样区间,所述数字逻辑单元对所述采样单元输出的采样值进行逻辑分析,确定每一采样值落入的采样区间,并根据相邻两个时刻的采样值对应的采样区间的变化输出一用于指示所述随机数据相对于所述单相时钟频率高低的指示信号。
地址 610041 四川省成都市高新区孵化园7号楼402室