| 主权项 |
一种锁相回路，其包含有：一数位相频检测器，用以依据一输入讯号与一反馈讯号两者间的相位或频率差异产生一第一检测讯号；一数位回路滤波器，耦接于该数位相频检测器，用来依据该第一检测讯号产生一第一控制讯号；一决定电路，耦接于该数位回路滤波器，用来依据该第一控制讯号产生一除数值，其中该决定电路包含有：一三角积分调变器(sigma delta modulator)，耦接于该数位回路滤波器，用来依据该第一控制讯号产生一调变值；以及一计算单元，用来依据该调变值以及一预定值来产生该除数值，其中该预定值系为一初始除数值；一非整数锁相回路(fractional-N PLL)，耦接于该决定电路，用来依据该除数值与一参考讯号产生一震荡讯号；以及一除频器，耦接于该非整数锁相回路与该数位相频检测器之间，用来对该震荡讯号进行除频以产生该反馈讯号；其中该非整数锁相回路包含一非整数除频器(fractional-N frequency divider)，用来依据该除数值以相位吞噬的方式对该震荡讯号进行除频，以产生用来锁定该参考讯号之一除频讯号。如申请专利范围第1项所述之锁相回路，其中该非整数锁相回路另包含有：一相频检测器，用来依据该参考讯号与该除频讯号两者间的相位或频率差异产生一第二检测讯号；一回路滤波器，耦接于该相频检测器，用来依据该第二检测讯号产生一第二控制讯号；以及一可控式震荡器，耦接于该回路滤波器与该非整数除频器，用来依据该第二控制讯号产生该震荡讯号。如申请专利范围第2项所述之锁相回路，其中该可控式震荡器系为一环型可控式震荡器(ring oscillator)，用来产生包含该震荡讯号在内之复数个不同相位的时脉讯号。如申请专利范围第3项所述之锁相回路，其中该非整数除频器包含有：一相位选择暨除频器，耦接于该决定电路、该可控式震荡器与该相频检测器，用来依据该除数值选择性地输出该复数个时脉讯号以形成一相位吞噬讯号(phase swallowed signal)，并对该相位吞噬讯号进行除频以产生该除频讯号。如申请专利范围第1项所述之锁相回路，其中该参考讯号之频率系高于该输入讯号。如申请专利范围第1项所述之锁相回路，其中该非整数除频器包含有：一多相时脉产生器，用来依据该震荡讯号产生复数个不同相位之时脉讯号；以及一相位选择暨除频器，耦接于该决定电路与该多相时脉产生器，用来依据该除数值选择性地输出该复数个时脉讯号以形成一相位吞噬讯号(phase swallowed signal)，并对该相位吞噬讯号进行除频以产生该除频讯号。如申请专利范围第1项所述之锁相回路，其中该输入讯号系为一水平同步讯号(Hsync)。如申请专利范围第1项所述之锁相回路，其中该初始除数值包含一整数部分以及一非整数部分。如申请专利范围第1项所述之锁相回路，其中该数位回路滤波器系为一比例积分控制电路(PI control cir-cuit)。一种锁相回路，其包含有：一数位相频检测器，用以依据一输入讯号与一反馈讯号两者间的相位或频率差异产生一第一检测讯号；一数位回路滤波器，耦接于该数位相频检测器，用来依据该第一检测讯号产生一第一控制讯号；一决定电路，耦接于该数位回路滤波器，用来依据该第一控制讯号产生一除数值，其中该决定电路包含有：一三角积分调变器(sigma delta modulator)，耦接于该数位回路滤波器，用来依据该第一控制讯号产生一该调变值；以及一计算单元，用来依据该调变值以及一预定值来产生该除数值，其中该预定值系为一初始除数值；一相频检测器，用来依据一参考讯号与一除频讯号两者间的相位或频率差异产生一第二检测讯号；一回路滤波器，耦接于该相频检测器，用来依据该第二检测讯号产生一第二控制讯号；一可控式震荡器，耦接于该回路滤波器，用来依据该第二控制讯号产生至少一震荡讯号；一非整数除频器(fractional-N frequency divider)，耦接于该决定电路、该相频检测器与该可控式震荡器，用来依据该除数值以相位吞噬的方式对该可控式震荡器之输出讯号进行除频以产生该除频讯号；以及一除频器，耦接于该可控式震荡器与该数位相频检测器之间，用来对该震荡讯号进行除频，以产生该反馈讯号。如申请专利范围第10项所述之锁相回路，其中该非整数除频器包含有：一多相时脉产生器，耦接于该可控式震荡器，用来依据该震荡讯号产生复数个不同相位之时脉讯号；以及一相位选择暨除频器，耦接于该决定电路、该多相时脉产生器与该相频检测器，用来依据该除数值选择性地输出该复数个时脉讯号以形成一相位吞噬讯号(phase swallowed signal)，并对该相位吞噬讯号进行除频以产生该除频讯号。如申请专利范围第10项所述之锁相回路，其中该可控式震荡器系为一环型可控式震荡器(ring oscillator)，用来产生包含该震荡讯号在内之复数个不同相位的时脉讯号。如申请专利范围第12项所述之锁相回路，其中该非整数除频器包含有：一相位选择暨除频器，耦接于该决定电路、该可控式震荡器与该相频检测器，用来依据该除数值选择性地输出该复数个时脉讯号以形成一相位吞噬讯号(phase swallowed signal)，并对该相位吞噬讯号进行除频以产生该除频讯号。如申请专利范围第10项所述之锁相回路，其中该输入讯号系为一水平同步讯号(Hsync)。如申请专利范围第10项所述之锁相回路，其中该初始除数值包含一整数部分以及一非整数部分。如申请专利范围第10项所述之锁相回路，其中该回路滤波器包含一电荷充放电路(charge pump)以及一低通滤波器。如申请专利范围第10项所述之锁相回路，其中该参考讯号之频率系高于该输入讯号。如申请专利范围第10项所述之锁相回路，其中该数位回路滤波器系为一比例积分控制电路(PI control cir-cuit)。 |
