用以读取与非挥发性记忆体单元阵列之非主动区域相邻的非挥发性记忆体单元之改良方法及相关记忆体单元阵列

主权项

一种在非挥发性记忆体单元阵列内储存资料图样和重制该资料图样之方法，该阵列包括第一主动行之记忆体单元，该第一主动行之记忆体单元邻接第一非主动行之记忆体单元，并与该第一非主动行之记忆体单元共用位元线，该方法包括：储存电荷于该第一主动行内选择之复数个该等记忆体单元内，该选择之复数个记忆体单元表示该资料图样之部分；判定非主动记忆体单元程式化模式，该非主动记忆体单元程式化模式确认于该第一非主动行中选择之复数个该等记忆体单元，将于该第一非主动行中储存电荷，以便周期性地储存电荷于该等第一非主动行之该记忆体单元中以防止过度拭除；储存电荷于该第一非主动行中该选择之复数个该等记忆体单元上；藉由读取于该第一主动行内之各记忆体单元，而重制该资料图样之该部分；以及将该主动行之记忆体单元和该非主动行之记忆体单元中之所有记忆体单元耦接到用来去除储存之电荷之电压电位，其中该非主动记忆体单元程式化模式为从复数个非主动程式化模式中连续地选择之模式，该复数个非主动记忆体单元程式化模式在施行预定次数之连续拭除周期之前，接续地用来储存电荷于该第一非主动行内之各记忆体单元上至少一次。如申请专利范围第1项之方法，其中该非主动记忆体单元程式化模式为用来将电荷储存于该第一非主动行内所有之该等记忆体单元上之模式。如申请专利范围第1项之方法，其中：该第一非主动行是在非主动行之连续区块内，该连续区块进一步包括第二非主动行之记忆体单元，该第二非主动行之记忆体单元邻接于第二主动行之记忆体单元，并与该第二主动行之记忆体单元共用位元线；以及于该第一非主动行与该第二非主动行之间的至少有一条额外非主动行之记忆体单元；该非主动记忆体单元程式化模式进一步辨别于该第二非主动行内选择之复数个该等记忆体单元，将于该第二非主动行中储存电荷，以便周期性地储存电荷于该第二非主动行内之该等记忆体单元中以防止过度拭除；该方法进一步包括：储存电荷于该第二主动行内选择之复数个该等记忆体单元内，该选择之复数个记忆体单元表示该资料图样之第二部分；储存电荷于该第二非主动行内该选择之复数个该等记忆体单元上；藉由读取于该第二主动行内之各记忆体单元，而重制该资料图样之该第二部分；以及其中将该第一主动行和该第一非主动行中之所有记忆体单元耦接到用来去除储存之电荷之电压电位之该步骤进一步包括同时耦接该第二主动行、该第二非主动行、和该至少一条额外行中之所有记忆体单元至该等电压电位。如申请专利范围第3项之方法，其中该非主动记忆体单元程式化模式为用来将电荷储存于该第一非主动行与该第二非主动行内之所有记忆体单元上之模式。如申请专利范围第4项之方法，其中该非主动记忆体单元程式化模式进一步用来储存电荷于该至少一条额外非主动行内之该等记忆体单元之至少部分上。如申请专利范围第5项之方法，其中储存电荷于该至少一条额外非主动行内之该等记忆体单元之至少部分上系无关于储存电荷于该第一非主动行与该第二非主动行内之所有记忆体单元上。如申请专利范围第3项之方法，其中该非主动记忆体单元程式化模式为从复数个非主动程式化模式中连续地选择之模式，该复数个非主动程式化模式在施行预定次数之连续拭除周期之前，接续地用来储存电荷于该第一非主动行和该第二非主动行内之各记忆体单元上至少一次。如申请专利范围第7项之方法，其中该非主动记忆体单元程式化模式进一步用来储存电荷于该至少一条额外非主动行内之该等单元之至少部分。一种用来储存资料图样和重制该资料图样之非挥发性记忆体单元阵列，该阵列包括：半导体基板；在该基板内之复数个平行和间隔开之位元线扩散区，以界定在该等位元线扩散区之间的间隔开之复数个垂直通道区域；位于该基板上并用绝缘体薄膜、电荷储存区域、和第二绝缘体薄膜而与该基板隔离之复数条平行间隔开之半导体字元线，该等字元线垂直于该等位元线扩散区，并于字元线和通道区域之各交叉处形成记忆体单元；用来判定非主动记忆体单元程式化模式之装置，该非主动记忆体单元程式化模式辨别于第一非主动行内选择之复数个该等记忆体单元，该第一非主动行包括由该复数个垂直通道区域中之第一单个与各该复数条字元线之交叉处所形成的该等记忆体单元，将于该第一非主动行中储存电荷，以便周期性地储存电荷于该第一非主动行之该等记忆体单元中以防止过度拭除；阵列控制电路，耦接至各位元线扩散区和耦接至各字元线，以及包括：程式化电路，用来耦接各位元线扩散区和各字元线至程式化电位，以便：储存电荷于第一主动行内选择之复数个该等记忆体单元内，该第一主动行包括由该复数个垂直通道区域中之第二单个与各该复数条字元线之交叉处所形成的该等记忆体单元，该复数个垂直通道区域中之该第二单个系邻接于该复数个垂直通道区域中之该第一单个，该选择之复数个记忆体单元表示该资料图样之部分；以及储存电荷于该第一非主动行中该选择之复数个该等记忆体单元；读取电路，用来将各位元线扩散区和各字元线耦接至程式化电位，以便藉由读取于该第一主动行内之各记忆体单元而重制该资料图样之该部分；拭除电路，用来将该主动行之记忆体单元和该非主动行之记忆体单元中之所有记忆体单元耦接到用来去除储存之电荷之拭除电压电位，其中该非主动记忆体单元程式化模式为从复数个非主动程式化模式中连续地选择之模式，该复数个非主动记忆体单元程式化模式在施行预定次数之连续拭除周期之前，接续地用来储存电荷于该第一非主动行内之各记忆体单元上至少一次。如申请专利范围第9项之阵列，其中该非主动记忆体单元程式化模式为用来储存电荷于该第一非主动行内所有之该等记忆体单元之模式。如申请专利范围第9项之阵列，其中：该第一非主动行是在非主动行之连续区块内，该连续区块进一步包括第二非主动行之记忆体单元，该第二非主动行邻接于第二主动行之记忆体单元；以及于该第一非主动行之记忆体单元与该第二非主动行之间的至少有一条额外非主动行之记忆体单元；该非主动记忆体单元程式化模式进一步辨别于该第二非主动行内选择之复数个该等记忆体单元，将于该第二非主动行中储存电荷，以便周期性地储存电荷于该第二非主动行内之该等记忆体单元中以防止过度拭除；该等程式化电路进一步用来：储存电荷于该第二主动行内选择之复数个该等记忆体单元内，该选择之复数个记忆体单元表示该资料图样之第二部分；储存电荷于该第二非主动行内该选择之复数个该等记忆体单元上；该等读取电路进一步用来藉由读取于该第二主动行内之各记忆体单元，而重制该资料图样之该第二部分；以及该等拭除电路进一步将该第二主动行、该第二非主动行、和该至少一条额外行中之所有记忆体单元耦接到该等拭除电压电位。如申请专利范围第11项之阵列，其中该非主动记忆体单元程式化模式为用来储存电荷于该第一非主动行和该第二非主动行内所有记忆体单元上之模式。如申请专利范围第12项之阵列，其中该非主动记忆体单元程式化模式进一步用来储存电荷于该至少一条额外非主动行内之该等记忆体单元之至少部分上。如申请专利范围第13项之阵列，其中储存电荷于该至少一条额外非主动行内之该等记忆体单元之至少部分上系无关于储存电荷于该第一非主动行与该第二非主动行内之所有记忆体单元上。如申请专利范围第11项之阵列，其中该非主动记忆体单元程式化模式为从复数个非主动程式化模式中连续地选择之模式，该复数个非主动程式化模式在施行预定次数之连续拭除周期之前，接续地用来储存电荷于该第一非主动行与该第二非主动行内之各记忆体单元上至少一次。如申请专利范围第15项之阵列，其中该非主动记忆体单元程式化模式进一步用来储存电荷于该至少一条额外非主动行内之该等单元之至少部分上。