发明名称 |
半导体器件 |
摘要 |
一种半导体设备,包括:半导体芯片;输出电路(11),在半导体芯片中成行布置,输出电路中的每个包括彼此耦合的第一MISFET(27)和第二MISFET(21);键合焊盘(4);布线(M7),其中的每个布线布置在键合焊盘中的每个之下;导电塞(PG),其中的每个导电塞布置在键合焊盘中的每个以及布线中的每个之间;接地布线(7),布置在键合焊盘之下,并且耦合至输出电路中的每个的第一MISFET;以及电源布线(8),布置在键合焊盘之下,并且耦合至输出电路中的每个的第二MISFET,其中在平面视图中,布线中的每个以及导电塞中的每个位于输出电路中的每个的第一MISFET和第二MISFET之间,以及其中在平面视图中,布线中的每个以及导电塞中的每个位于接地布线和电源布线之间。 |
申请公布号 |
CN101937916A |
申请公布日期 |
2011.01.05 |
申请号 |
CN201010255093.4 |
申请日期 |
2006.11.29 |
申请人 |
瑞萨电子株式会社 |
发明人 |
林崇弘;丰岛俊辅;坂本和夫;森野直纯;田中一雄 |
分类号 |
H01L27/02(2006.01)I;H01L23/00(2006.01)I;H01L23/528(2006.01)I |
主分类号 |
H01L27/02(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
王茂华;李峥宇 |
主权项 |
一种半导体设备,包括:半导体芯片;输出电路(11),在所述半导体芯片中成行布置,所述输出电路中的每个包括彼此耦合的第一MISFET(27)和第二MISFET(21);键合焊盘(4),布置在所述半导体芯片中,在平面视图中,所述键合焊盘中的每个与所述输出电路中的每个相重叠;布线(M7),其中的每个布线布置在所述键合焊盘中的每个之下;在平面视图中,所述键合焊盘中的每个与所述布线中的每个相重叠;导电塞(PG),其中的每个导电塞布置在所述键合焊盘中的每个以及所述布线中的每个之间,所述导电塞中的每个将所述键合焊盘中的每个以及所述布线中的每个进行耦合,所述键合焊盘中的每个以及所述布线中的每个耦合至所述输出电路中的每个的所述第一MISFET和所述第二MISFET;接地布线(7),布置在所述键合焊盘之下,并且耦合至所述输出电路中的每个的所述第一MISFET;以及电源布线(8),布置在所述键合焊盘之下,并且耦合至所述输出电路中的每个的所述第二MISFET,其中在平面视图中,所述布线中的每个以及所述导电塞中的每个位于所述输出电路中的每个的所述第一MISFET和所述第二MISFET之间,以及其中在平面视图中,所述布线中的每个以及所述导电塞中的每个位于所述接地布线和所述电源布线之间。 |
地址 |
日本神奈川县 |