深度不是2的幂的异步FIFO存储器设计

摘要

深度不是2的幂的异步FIFO存储器设计属于集成电路领域，用于解决数据在不同时钟域之间的快速传递问题。异步时钟域之间的数据传输一般采用异步FIFO存储器来实现。由于异步FIFO一般是采用格雷码设计方式，这就要求所设计的FIFO深度是必须是2n。在大多数情况下，实际需要的深度不会恰巧是2n，因此这样的设计要求不仅增大了面积和功耗，而且由于FIFO先进先出的工作方式，多余的存储深度势必造成数据输出延迟增大。本发明提出了构造一种单步循环码实现异步FIFO的设计思路，使它的设计深度不再拘泥于特定值，不仅节省了芯片面积和功耗，还使数据的延迟(latency)降低了。

主权项

构造单步循环码设计深度不是2的幂的异步FIFO存储器。