一种基于FPGA的信号传输网络群时延测量装置及方法

摘要

本发明属于群时延测量技术领域，涉及一种基于FPGA的传输网络群时延测量装置，包括FPGA主测量电路和上位计算机，主测量电路单元包括了FPGA芯片、通信电路、D/A和A/D转换电路，由FPGA的DDS产生数字式正弦信号，经过D/A转换输出至待测设备，测量信号经待测设备传输返回到主测量单元输入端，经A/D转换后送到FPGA中，由MAC实现数字正交序列解调，得到测量信号的实部和虚部信息，由上位计算机对测量数据进行处理，得到待测设备的群时延特性。本发明同时给出一种采用上述装置实现的群时延测量方法。本发明能方便、灵活地对测试信号频率范围做出调整及对测量过程进行控制，操作简便、成本低，在群时延测量领域有很重要的意义。

主权项

一种基于FPGA的信号传输网络群时延测量装置，用于测量待测设备的信号传输网络群时延，包括FPGA主测量电路单元和上位计算机两部分，所述的FPGA主测量电路单元包括FPGA芯片、通信电路、D/A转换电路和A/D转换电路，主测量电路的FPGA芯片通过通信电路与上位计算机相连，FPGA芯片通过D/A转换电路和A/D转换电路分别连接到主测量电路单元的信号输出端和输入端，主测量电路单元的信号输出端和输入端分别与待测设备的输入端和输出端相连接构成测量回路；通过对FPGA编程，由FPGA芯片的DDS产生一定频率范围内按一定步长循环变化的数字式正弦信号，该信号经过D/A转换后达主测量电路单元的信号输出端；从待测设备返回的测量信号通过主测量电路单元的输入端和A/D转换后被送入FPGA芯片；由FPGA芯片的MAC对测量信号进行正交序列解调，解调的参考信号为DDS所产生的相应频率下的正弦信号，从而获得测量信号的实部和虚部信息，并被送入上位计算机，由上位计算机对信号处理后得到整个测量回路的相频响应，确定确定待测设备的群时延。