| 摘要 |
Mecanismo (1000; 1100) de expansión de parches de microcódigo en un microprocesador, que comprende: una RAM (1051; 1151) de parches, configurada para almacenar una primera pluralidad de instrucciones (1164) de parche, en la que dicha primera pluralidad de instrucciones de parche debe ser ejecutada por el microprocesador en lugar de una o más micro-instrucciones que están almacenadas en una ROM (1005; 1105) de microcódigo, caracterizado por una RAM (1055; 1155) de expansión, acoplada a dicha RAM de parches, configurada para almacenar una segunda pluralidad de instrucciones (1164, 1165, 1166) de parche, en la que el número de dicha segunda pluralidad de instrucciones de parche es mayor que el número de dicha primera pluralidad de instrucciones de parche, y en la que dicha segunda pluralidad de instrucciones de parche debe ser ejecutada por el microprocesador en lugar de una o más de entre las segundas micro-instrucciones que están almacenadas en dicha ROM de microcódigo; y un controlador (1162), acoplado a dicha RAM de parches y dicha RAM de expansión, configurado para ejecutar una micro-instrucción (1167) de EXPRAM que direcciona que la una o más de dicha segunda pluralidad de instrucciones de parche sean cargadas en dicha RAM de parches, y configurado para cargar dicha una o más de dicha segunda pluralidad de instrucciones de parche en dicha RAM de parches.
|
