半导体装置及集成电路

摘要

本发明公开了一种半导体装置，包括：第一电容组件及第二电容组件。第一电容组件包括彼此连接的多个第一单元电容组件，且每一第一单元电容组件具有第一单元电容值，而第二电容组件包括彼此连接的多个第二单元电容组件，且每一第二单元电容组件具有第二单元电容值，其中所述第一单元电容组件与第二单元电容组件具有相同的数量。所述第一单元电容组件与第二单元电容组件排列成一个阵列，并在每一列及每一栏中交替排置且总数分别大于2。同时，本发明还公开了一种集成电路，包括有上述电容组件阵列。总之，本发明通过有效降低工艺变异的敏感性，使得在不增加电容值不匹配的情形下可以形成较大的电容组件对。

主权项

一种半导体装置，其特征在于，包括：第一电容组件，包括多个第一单元电容组件彼此连接，且每一第一单元电容组件具有第一单元电容值；第二电容组件，包括多个第二单元电容组件彼此连接，且每一第二单元电容组件具有第二单元电容值，其中所述第一单元电容组件与所述第二单元电容组件具有相同的单元电容组件数量；以及用于连接各个单位电容组件的插指的第一及第二排线，其中第一及第二排线与所述第一及第二单元电容组件的插指通过不同的金属层形成，并通过介层窗连接各自的插指；其中所述第一单元电容组件与所述第二单元电容组件排列成一阵列，且在每一列及每一栏中交替排置，而所述第一单元电容组件与所述第二单元电容组件的总数均分别大于2；以及其中该阵列的列数及行数两者均为偶数，由该第一单元电容组件所形成的质心将与该第二单元电容组件所形成的质心重叠。