| 主权项 |
一种闩锁器(latch)，其包含有：一放大电路，用来于一第一状态接收一第一偏压电流，以放大一输入讯号并产生一放大讯号；一闩锁单元，耦接至该放大电路，用来闩锁该放大讯号，并于一第二状态接收一第二偏压电流，以输出该放大讯号；以及一偏压电路，耦接至该放大电路与该闩锁单元，用来于该第一状态提供该第一偏压电流至该放大电路，以及于该第二状态提供该第二偏压电流至该闩锁单元，该偏压电路包含有：一第一偏压模组，耦接至该放大电路，用来于该第一状态时提供一第三偏压电流至该放大电路；以及一第二偏压模组，耦接至该放大电路及，用来于该第一状态提供一第四偏压电流至该放大电路，以及于该第二状态提供该第四偏压电流当作该第二偏压电流至该闩锁单元；其中该第一偏压电流实质上等于该第三偏压电流与该第四偏压电流之和；其中该第一偏压模组包含有：一第一偏压电流源，用来提供该第三偏压电流；一第一电晶体，其具有一控制端，一第一端，以及一第二端，该控制端耦接至一第一时脉，该第一端耦接至该放大电路，以及该第二端耦接至该第一偏压电流源；以及一第二电晶体，其具有一控制端，一第一端，以及一第二端，该控制端耦接至一共模电压，以及该第二端耦接至该第一偏压电流源；以及该第二偏压模组包含有：一第二偏压电流源，用来提供该第四偏压电流；一第三电晶体，其具有一控制端，一第一端，以及一第二端，该控制端耦接至该共模电压，该第一端耦接至该放大电路，以及该第二端耦接至一第二偏压电流源；以及一第四电晶体，其具有一控制端，一第一端，以及一第二端，该控制端耦接至一第二时脉，该第一端耦接至该闩锁单元，以及该第二端耦接至该第二偏压电流源。如申请专利范围第1项所述之闩锁器，其中该第一时脉系为该第二时脉之反向讯号。如申请专利范围第1项所述之闩锁器，其中该第一偏压电流源系为一可变电流源。如申请专利范围第1项所述之闩锁器，其中该第二偏压电流源系为一可变电流源。如申请专利范围第1项所述之闩锁器，其另包含有：一交流耦合电路(AC couple circuit)，耦接至该偏压电路，用来决定该闩锁器运作之偏压点。如申请专利范围第5项所述之闩锁器，其中该交流耦合电路包含有：一电阻，耦接至该偏压电路；以及一电容，耦接于该偏压电路与一共模电压之间。一种闩锁器，其包含有：一放大电路，用来于一第一状态接收一第一偏压电流，以放大一输入讯号并产生一放大讯号；一闩锁单元，耦接至该放大电路，用来闩锁该放大讯号，并于一第二状态接收一第二偏压电流，以输出该放大讯号；以及一偏压电路，耦接至该放大电路与该闩锁单元，用来于该第一状态提供该第一偏压电流至该放大电路，以及于该第二状态提供该第二偏压电流至该闩锁单元，该偏压电路包含有：一第一偏压模组，耦接至该放大电路，用来于该第一状态时提供一第三偏压电流至该放大电路；以及一第二偏压模组，耦接至该放大电路，用来于该第一状态提供一第四偏压电流至该放大电路；其中该第一偏压电流实质上等于该第三偏压电流与该第四偏压电流之和；其中该第一偏压模组与该第二偏压模组耦接至该闩锁单元，用来分别于该第二状态时，提供一第五偏压电流与一第六偏压电流至该闩锁单元；以及其中该第二偏压电流实质上等于该第五偏压电流与该第六偏压电流之和。如申请专利范围第7项所述之闩锁器，其中该第一偏压模组包含有：一第一偏压电流源，用来提供该第三偏压电流；一第一电晶体，其具有一控制端，一第一端，以及一第二端，该控制端耦接至一第一时脉，该第一端耦接至该放大电路，以及该第二端耦接至该第一偏压电流源；以及一第二电晶体，其具有一控制端，一第一端，以及一第二端，该控制端耦接至一共模电压，该第一端耦接至该闩锁单元，以及该第二端耦接至该第一偏压电流源；以及该第二偏压模组包含有：一第二偏压电流源，用来提供该第四偏压电流；一第三电晶体，其具有一控制端，一第一端，以及一第二端，该控制端耦接至该共模电压，该第一端耦接至该放大电路，以及该第二端耦接至该第二偏压电流源；以及一第四电晶体，其具有一控制端，一第一端，以及一第二端，该控制端耦接至一第二时脉，该第一端耦接至该闩锁单元，以及该第二端耦接至该第二偏压电流源。如申请专利范围第8项所述之闩锁器，其中该第一时脉系为该第二时脉之反向讯号。如申请专利范围第8项所述之闩锁器，其中该第一偏压电流源系为一可变电流源。如申请专利范围第8项所述之闩锁器，其中该第二偏压电流源系为一可变电流源。如申请专利范围第7项所述之闩锁器，其另包含有：一交流耦合电路(AC couple circuit)，耦接至该偏压电路，用来决定该闩锁器运作之偏压点。如申请专利范围第12项所述之闩锁器，其中该交流耦合电路包含有：一电阻，耦接至该偏压电路；以及一电容，耦接于该偏压电路与一共模电压之间。如申请专利范围第7项所述之闩锁器，其中该闩锁单元包含有：交错耦接(cross-coupled)之一第一电晶体以及一第二电晶体。如申请专利范围第7项所述之闩锁器，其系应用于一D型正反器(D-type flip-flop)。如申请专利范围第7项所述之闩锁器，其系应用于一除频器。如申请专利范围第7项所述之闩锁器，其系应用于一锁相回路。一种闩锁器(latch)，其包含有：一输入电路，用来接收一输入讯号，并依据该输入讯号及一输入参考电流产生一输出讯号；一输出电路，耦接该输入电路，用来接收该输出讯号，并依据一输出参考电流输出该输出讯号；以及一电流产生电路，耦接至该输入电路与该输出电路，用来依据一时脉讯号以产生该输入参考电流至该输入电路，以及产生该输出参考电流至该输出电路，该电流产生电路包含：一第一电流产生单元，用来于该时脉讯号之值为一第一逻辑准位时提供一第一电流至该输入电路，该第一电流为该输入参考电流之一部分；以及一第二电流产生单元，用来于该时脉讯号之值为该第一逻辑准位时提供一第二电流至该输入电路，该第二电流为该输入参考电流之一部分，以及该第二电流产生单元于该时脉讯号为一第二逻辑准位时提供该第二电流至该输出电路，且该第二电流为该输出参考电流之全部或一部分；其中该第一电流产生单元包含：一第一电晶体对，耦接该输入电路，分别用来接收该时脉讯号以及一参考讯号；以及一第一电流源，耦接该第一电晶体对，用来提供该第一电流；其中该第一电晶体对于该时脉讯号为该第一逻辑准位时形成一第一导通路径，该第一电流源经由该导通路径提供该第一电流至该输入电路。如申请专利范围第18项所述之闩锁器，其中该输入电路包含：一电晶体对，用来接收该输入讯号；以及复数个负载单元，耦接该电晶体对，用来与该输入参考电流决定该输出讯号；其中该输入讯号系为一差动讯号。如申请专利范围第18项所述之闩锁器，其中该输出电路包含：一交错耦接之电晶体对，耦接该输入电路以及该第二电流产生单元，该交错耦接之电晶体对系接收该输入讯号，并用来闩锁该输出讯号，以及于该时脉讯号为该第二逻辑准位时依据该输出参考电流输出该输出讯号。如申请专利范围第18项所述之闩锁器，其中该参考讯号之值小于该第一逻辑准位，并大于该第二逻辑准位。如申请专利范围第18项所述之闩锁器，其中该第一电流产生单元于该时脉讯号为该第二逻辑准位时提供该第一电流至该输出电路，且该第一电流为该输出参考电流之一部分。如申请专利范围第22项所述之闩锁器，其中该第一电晶体对于该时脉讯号为该第二逻辑准位时形成一第二导通路径，该第一电流源经由该第二导通路径提供该第一电流至该输出电路。如申请专利范围第23项所述之闩锁器，其中该参考讯号之值小于该第一逻辑准位，并大于该第二逻辑准位。如申请专利范围第18项所述之闩锁器，其中该第二电流产生单元包含：一第二电晶体对，耦接该输入电路及该输出电路，分别用来接收该时脉讯号之一反相讯号以及一参考讯号；以及一第二电流源，耦接该第二电晶体对，用来提供该第二电流；其中该第二电晶体对于该时脉讯号为该第一逻辑准位时形成一第三导通路径，该第二电流源经由该第三导通路径提供该第二电流至该输入电路，且该第二电晶体对于该时脉讯号为该第二逻辑准位时形成一第四导通路径，该第二电流源经由该第四导通路径提供该第二电流至该输出电路。如申请专利范围第25项所述之闩锁器，其中该参考讯号之值小于该第一逻辑准位，并大于该第二逻辑准位。如申请专利范围第18项所述之闩锁器，其中该第一电流产生单元与该第二电流产生单元之至少其中之一包含一可变电流源。如申请专利范围第18项所述之闩锁器，其中该第一电流之值不同于该第二电流之值。如申请专利范围第18项所述之闩锁器，其另包含有：一交流耦合电路(AC couple circuit)，耦接至该电流产生电路，该时脉讯号系经由该交流耦合电路耦接至该电流产生电路。 |
