可编程指令集计算机集成电路

摘要

可编程指令集计算机集成电路，涉及一种在正常运行中可部分或全部改变逻辑电路的动态现场可编程集成电路。解决现在可编程集成电路不能动态重用的问题。通过增加了一组临时配置寄存器、配置控制电路、动态配置时钟、允许配置寄存器，在FPGA正常工作时，实现对逻辑单元重新配置。通过增加动态允许输出控制电路、动态控制输出时钟、允许输出寄存器、输出寄存器，从而实现对输出电路的控制，避免在重新配置过程中对可编程集成电路影响。可广泛应用在图像处理，网络处理器，可编程指令集计算机，网格刀片式服务器，可信计算机，可信路由器等场所。

主权项

可编程指令集计算机集成电路，包括：局部走线、通用走线、嵌入式阵列块、可编程输入/输出模块、数字时钟管理器或可编程锁相环、块存储器、乘法器、数字信号处理器模块，其特征在于：在可编程集成电路中的局部走线、通用走线、嵌入式阵列块、输入/输出块、乘法器、数字信号处理块、块状SRAM的每个配置单元增加配置控制电路：由临时配置寄存器、允许配置寄存器、带允许输出端的同步D触发器、动态配置时钟电路组成；在可编程集成电路中的局部走线、通用走线、嵌入式阵列块、输入/输出块、乘法器、数字信号处理块、块状SRAM的每个输出单元增加输出控制电路：由功能单元输出、允许输出寄存器、带允许输出端的同步D触发器、动态控制输出时钟组成；各个配置单元中增加的配置控制电路中的连接关系：动态配置时钟电路连接到配置控制电路的带允许输出端的同步D触发器的同步时钟输入端；临时配置寄存器的各个配置单元中采用统一编址，通过串行或并行的办法对该临时配置寄存器赋值；临时配置寄存器直接连接到配置控制电路的带允许输出端的同步D触发器的输入端；一片可编程指令集计算机集成电路中的所有允许配置寄存器统一编址，利用串行或并行的办法对允许配置寄存器进行赋值，允许配置寄存器直接连接配置控制电路的带允许输出端的同步D触发器的允许输出端；配置控制电路的带允许输出端的同步D触发器的输出端连接集成电路的被配置SRAM；各个输出单元中增加的输出控制电路中的连接关系：输出控制电路的功能单元输出为局部走线、通用走线、输入/输出模块、乘法器、数字信号处理模块、块状SRAM的输出端，其连接在输出控制电路的带允许输出端的同步D触发器的输入端；输出控制电路的带允许输出端的同步D触发器的输出端通过通用或局部走线连接到其它功能单元；在一片集成电路中，允许输出寄存器采用统一编址，利用串行或并行的办法对该允许输出寄存器进行赋值，允许输出寄存器的输出端连接到输出控制电路的带允许输出端的同步D触发器的允许输出端；动态控制输出时钟连接到输出控制电路的带允许输出端的同步D触发器的同步时钟输入端；配置控制电路的工作过程：当临时配置寄存器数据已准备好，允许配置寄存器的数据也已准备好后，动态配置时钟的上升沿到来时，允许配置寄存器如果有效，临时配置寄存器的数据即在同步时钟的作用下，由控制电路带允许输出端的同步D触发器的输出端输出到集成电路的被配置SRAM中；输出控制电路的工作过程：当允许输出寄存器输出为低电平时允许输出，允许输出寄存器为高电平时输出锁存上一次执行的结果。