发明名称 |
在高速低耗能存储器中用以防止噪声干扰的方法及系统 |
摘要 |
一种存储元件,其包括存储单元以及具有感测区间的感测放大器。输出电路耦接至此感测放大器,并且响应于时钟信号以从此感测放大器接受此信号。时序信号的第一来源,其响应于与此时钟信号不同步的使能信号,而产生第一时序信号。时序信号的第二来源,其根据此时钟信号而产生第二时序信号。开关选择第一与第二时序信号之一作为所使用的时序信号,以界定感测放大器的预充电区间与感测区间。此时序信号的第一来源在与时钟延迟相对应的区间中被选择,使得此时序信号定义感测区间,而时钟信号的转换在此感测区间之外。 |
申请公布号 |
CN101071625B |
申请公布日期 |
2010.10.13 |
申请号 |
CN200710102187.6 |
申请日期 |
2007.04.29 |
申请人 |
旺宏电子股份有限公司 |
发明人 |
陈弟文;施义德;廖培勋;刘鹤轩 |
分类号 |
G11C7/08(2006.01)I;G11C7/22(2006.01)I |
主分类号 |
G11C7/08(2006.01)I |
代理机构 |
永新专利商标代理有限公司 72002 |
代理人 |
林锦辉 |
主权项 |
一种存储元件,包括:存储单元;感测放大器,其具有耦接至所述存储单元的感测区间,所述感测放大器在所述感测区间中产生信号,所述信号指定在所述存储单元中的一个数据数值,所述感测区间由时序信号所定义;耦接至所述感测放大器的输出电路,并且其响应于时钟信号,以接收由所述感测放大器产生的所述信号以将其提供至读取所述存储单元的电路;所述时序信号的第一来源,其包括响应于使能信号以产生感测脉冲或感测脉冲序列的感测脉冲发生器,以及延迟电路,其耦接至所述感测脉冲发生器以产生第一时序信号,使得第一时序信号具有与该感测脉冲的上升沿相对应的下降沿,以及与该感测脉冲的下降沿相对应的上升沿,且该上升沿是经过延迟的;所述时序信号的第二来源,其包括同步电路,以接收所述时钟信号与来自所述延迟电路的所述第一时序信号而产生第二时序信号,其中同步电路的输出具有与该第一时序信号的下降沿相对应的下降沿,以及上升沿,其在该第一时序信号的上升沿之后并且同步至时钟信号,使得在所述时钟信号中的转换位于由所述第二时序信号所定义的所述感测区间之外;以及切换开关,响应于控制信号,所述第一时序信号在一第一时间内被选择为起始感测信号,所述第二时序信号在第一时间区间之后被选择为起始感测信号,所述选择的第一时序信号或所述第二时序信号分别作为用以定义所述感测放大器的所述感测区间的所述时序信号。 |
地址 |
中国台湾新竹科学工业园区 |