一种低功耗的LDPC译码器

摘要

本发明公开了一种低功耗低密度奇偶校验码译码器，该译码器由输入缓存、校验节点运算单元、变量节点运算单元、存储单元、输出缓存、控制逻辑单元和互联网络构成；其中，该译码器采用部分并行译码结构，共使用x个变量节点运算单元、y个校验节点运算单元、1个输出缓存和1个输出缓存，其中x和y分别为H的基础矩阵的列数和行数。本发明相对于传统的LDPC译码器，在降低迭代译码的功耗的同时，不引入任何硬件消耗，并且对译码器的输出误码性能没有任何影响。

主权项

一种低密度奇偶校验码译码器，其特征在于，该译码器由输入缓存、校验节点运算单元、变量节点运算单元、存储单元、输出缓存、控制逻辑单元和互联网络构成；其中，该译码器采用部分并行译码结构，共使用x个变量节点运算单元、y个校验节点运算单元、1个输出缓存和1个输出缓存，x和y分别为H的基础矩阵的列数和行数。