发明名称 |
阵列基板及其制造方法和液晶面板 |
摘要 |
本发明涉及一种阵列基板及其制造方法和液晶面板。该阵列基板的钝化层上形成有沟槽,且沟槽对应形成在相邻的两像素电极之间;沟槽的深度小于钝化层的厚度。该方法包括:在衬底基板上形成多薄膜层的图案;在形成多薄膜层的衬底基板上形成钝化层;在钝化层上形成钝化层过孔和上述沟槽;在形成沟槽的钝化层上沉积透明导电膜层;采用构图工艺形成矩阵形式的多个像素电极。本发明的液晶面板包括本发明的阵列基板。本发明在像素电极区域之外的钝化层上形成沟槽,使得像素电极材料层可以在沟槽的边缘处形成断层,减少或避免相邻像素电极的连通短路,从而提高成品率。 |
申请公布号 |
CN101833204A |
申请公布日期 |
2010.09.15 |
申请号 |
CN200910079952.6 |
申请日期 |
2009.03.13 |
申请人 |
北京京东方光电科技有限公司 |
发明人 |
谢振宇;林承武;陈旭;刘翔 |
分类号 |
G02F1/1362(2006.01)I;H01L23/528(2006.01)I;H01L21/768(2006.01)I;H01L21/84(2006.01)I |
主分类号 |
G02F1/1362(2006.01)I |
代理机构 |
北京同立钧成知识产权代理有限公司 11205 |
代理人 |
刘芳 |
主权项 |
一种阵列基板,包括衬底基板及其上的多薄膜层,所述多薄膜层包括栅极扫描线、数据扫描线和薄膜晶体管,在所述多薄膜层上覆盖有钝化层,所述钝化层上有矩阵形式的多个像素电极,其特征在于:所述钝化层上形成有沟槽,且所述沟槽对应形成在相邻的两个像素电极之间;所述沟槽的深度小于所述钝化层的厚度。 |
地址 |
100176 北京市经济技术开发区西环中路8号 |