集成电路的制造方法

摘要

本发明涉及一种集成电路，包括低介电常数层在半导体基底上方，低介电常数层中有第一开口，以及第一开口内有第一扩散阻挡层覆盖第一开口内的低介电常数层，其中第一扩散阻挡层的底部部分连接至侧壁部分，且其中侧壁部分的表面接近低介电常数层的表面。该集成电路还包括填充于第一开口的导线，该导线的表面低于扩散阻挡层的侧壁部分的表面；以及金属盖在导线上，且只在直接位于导线上方的区域内。

主权项

一种集成电路的制造方法，包括：提供一半导体基底；形成一低介电常数层在该半导体基底上方；形成一开口，由该低介电常数层的表面延伸至该低介电常数层内；形成一扩散阻挡层在该开口内，覆盖该开口内的该低介电常数层，其中该扩散阻挡层的上缘与该低介电常数层的表面齐平；填充一铜线在该开口中；使该铜线表面凹陷；以及利用一选择性沉积法形成一金属盖在该铜线上，其中该金属盖只形成在直接位于该铜线上方的区域内，且该金属盖的表面高于或低于该扩散阻挡层的上缘，且其中所述使该铜线表面凹陷的步骤包括：氧化该铜线表面，形成一铜氧化层，其中该铜氧化层的厚度大于该铜线表面凹陷的深度；以及从该铜线表面除去该铜氧化层，其中该铜氧化层被部分去除，并将该铜线表面上的铜氧化层还原成铜。