发明名称 | 半导体存储装置 | ||
摘要 | 本发明披露了一种半导体装置,其包括:多个第一垫片;多个端口,其用于经由所述第一垫片来与外部装置进行串行数据通信;多个存储器组,其用于与该多个端口进行并行数据通信;多个全域数据总线,其用于支持在该多个端口与该多个存储器组之间的并行数据通信;及一测试模式控制器,其用于在一内核测试模式期间藉由将串行数据通信转换为并行数据通信而在各种数据传送模式下进行一内核测试。 | ||
申请公布号 | CN101055768B | 申请公布日期 | 2010.08.04 |
申请号 | CN200710096079.2 | 申请日期 | 2007.04.13 |
申请人 | 海力士半导体有限公司 | 发明人 | 都昌镐 |
分类号 | G11C29/14(2006.01)I | 主分类号 | G11C29/14(2006.01)I |
代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 蒲迈文;黄小临 |
主权项 | 一种半导体存储装置,其包含:多个第一垫片;多个端口,其用于经由所述第一垫片与外部装置进行一串行数据通信;多个存储器组,其用于与该多个端口进行一并行数据通信;多个全域数据总线,其用于支持在该多个端口与该多个存储器组之间的该并行数据通信;以及一多端口存储装置,其用于在一所选内核测试模式期间藉由将该串行数据通信转换为该并行数据通信而执行一内核测试,其中该多端口存储装置包括:一模式设定单元,其用于响应于一在该内核测试模式期间致能的模式寄存器致能信号而接收一经由所述全域数据总线输入的数据传送模式选择信号且产生一模式设定信号;一时钟产生单元,其用于响应于该模式设定信号而接收一外部时钟信号且产生第一及第二内部时钟信号;以及一测试输入/输出(I/O)控制单元,其用于响应于该模式寄存器致能信号而使一经由所述第一垫片并行输入的测试信号分路至所述全域总线,且与该第一及该第二内部时钟信号同步地经由所述全域数据总线而在多个第二垫片与所述存储器组之间传送一I/O数据信号。 | ||
地址 | 韩国京畿道 |