一种折叠结构ADC及其纠错方法

摘要

本发明公开了一种折叠结构ADC，包括粗量化器、细量化器、细量化二进制编码器，细量化区间选择器、纠错信号产生电路、粗量化二进制编码器；其中，输入模拟信号经粗量化器得到的独热码连接至粗量化二进制编码器，同时经细量化区间选择器得到区间值输入至细量化器，所述细量化器的输出数据输入至细量化二进制编码器编码得到该ADC的低位转换数据，同时输出数据中向上和向下扩展的位数输入至纠错信号产生电路，得到纠错信号输入至粗量化二进制编码器，得到该ADC纠错后的高位转换数据。同时提出了粗量化纠错的方法，本发明所述电路及纠错方法在编码的同时完成纠错功能，降低了成本和逻辑电路的复杂性。

主权项

一种折叠结构ADC，包括粗量化器、细量化器、细量化区间选择器、细量化二进制编码器，其特征在于，该ADC还包括纠错信号产生电路、粗量化二进制编码器；其中，输入的模拟信号分别输入至粗量化器和细量化器，经粗量化器得到的独热码连接至粗量化二进制编码器的一输入端，同时经细量化区间选择器得到区间值输入至细量化器，所述细量化器的输出数据输入至细量化二进制编码器编码得到该ADC的低位转换数据，同时细量化器的输出数据中向上和向下扩展的位数输入至纠错信号产生电路，纠错信号产生电路的输出连接至粗量化二进制编码器的另一输入端，粗量化二进制编码器的输出作为该ADC纠错后的高位转换数据。