发明名称 |
一种高速部分并行LDPC信道编码器 |
摘要 |
本实用新型公开了一种高速部分并行LDPC信道编码器,它涉及通信领域中编码速率高、纠错能力强、占用资源少的高速编码器装置。它由串并变换电路、FIFO缓存器、部分并行编码电路、复接电路、调制变换电路、电源和本振等部分组成。采用部分并行的方式进行编码,与传统的串行编码器相比,具有编码速率高的特点,与传统的并行编码器相比,具有占用资源少,时序稳定的优点,实现了在编码速率和占用资源上很好的控制。本实用新型还具有异步缓存和根据调制方式调整比特输出并行数目的特点,可以很好的实现连续不断编码和简化调制控制,在硬件实现复杂度要求低,通信速率要求越来越高的无线通信和深空通信等通信领域将得到广泛的应用。 |
申请公布号 |
CN201533304U |
申请公布日期 |
2010.07.21 |
申请号 |
CN200920104739.1 |
申请日期 |
2009.09.07 |
申请人 |
中国电子科技集团公司第五十四研究所 |
发明人 |
石玉景 |
分类号 |
H03M13/11(2006.01)I |
主分类号 |
H03M13/11(2006.01)I |
代理机构 |
石家庄科诚专利事务所 13113 |
代理人 |
王文庆 |
主权项 |
一种高速部分并行LDPC信道编码器,包括串并变换电路(1)、缓存器(2)、部分并行编码电路(3)、复接电路(4)、调制变换电路(5)、电源(6)和本振(7),其特征在于:串并变换电路(1)的输入端口1外接信息比特流输入信号,输出端口2接缓存器(2)的输入端口1;缓存器(2)的输出端口2分别接部分并行编码电路(3)的输入端口1和复接电路(4)的输入端口1;部分并行编码电路(3)的输出端口2接入至复接电路(4)的输入端口2;复接电路(4)的输出端口3接调制变换电路(5)输入端口1;调制变换电路(5)的输出端口2接编码输出。 |
地址 |
050081 河北省石家庄市中山西路589号第五十四研究所微散通信专业部 |