配线电路基板及其制造方法

摘要

准备由基体绝缘层和金属薄膜层(晶种层)构成的积层体。在金属薄膜层的上表面侧，使抗电镀层形成规定的图案。通过电镀在曝露于外部的金属薄膜上形成金属镀层。其后，在除去抗电镀的同时，除去抗电镀形成区域的金属薄膜层。由此，形成由金属薄膜层及金属镀层构成的导体图案。对未形成导体图案的区域的基体绝缘层的上表面侧进行粗糙化处理。在基体绝缘层及导体图案的上表面侧形成覆盖绝缘层。由此，配线电路基板完成。

主权项

一种配线电路基板，其特征在于，包括：第一绝缘层，在所述第一绝缘层的至少单面上设置的具有规定图案的导体层，和以覆盖所述导体层的方式被设置在所述第一绝缘层的所述单面上的第二绝缘层，其中，所述导体层具有与所述第一绝缘层的所述单面连接的第一面和与所述第二绝缘层连接的第二面，所述第一绝缘层的所述单面包含存在所述导体层的第一区域和不存在所述导体层的第二区域，所述第一区域未被粗糙化，所述第二区域被粗糙化，所述导体层的所述第一面和所述第二面未被粗糙化，在所述第二区域中的所述第一绝缘层的表面粗糙度在0.1微米以上。