发明名称 半导体器件及其制造方法
摘要 一种半导体器件,尽管存在虚拟有源区域,但是其仍使得不再需要较大的芯片面积并且改善了半导体衬底的表面平坦度。在制造这种半导体器件的工艺中,在作为有源区域的n型埋层上方形成用于高电压MISFET的厚栅绝缘膜,并且在该栅绝缘膜上方形成内部电路的电阻元件IR。由于该厚栅绝缘膜位于n型埋层与电阻元件IR之间,因此减小了在衬底(n型埋层)与电阻元件IR之间产生的耦合电容。
申请公布号 CN1933157B 申请公布日期 2010.07.14
申请号 CN200610115085.3 申请日期 2006.08.23
申请人 株式会社瑞萨科技 发明人 吉住圭一;樋口和久;中地孝行;纐缬政巳;安冈秀记
分类号 H01L27/06(2006.01)I;H01L21/822(2006.01)I 主分类号 H01L27/06(2006.01)I
代理机构 北京市金杜律师事务所 11256 代理人 王茂华
主权项 一种半导体器件,包括:第一MISFET,其具有形成于半导体衬底的主表面的第一区域中的第一栅绝缘膜,并且其以第一电源电压进行操作;第二MISFET,其具有形成于所述半导体衬底的所述主表面的第二区域中并厚于所述第一栅绝缘膜的第二栅绝缘膜,并且其以高于所述第一电源电压的第二电源电压进行操作;以及电阻元件,由形成于所述半导体衬底的所述主表面的第三区域中的硅膜构成,其中在所述半导体衬底的所述主表面的所述第三区域中与所述第二栅绝缘膜相同的层上形成有绝缘膜,并且所述电阻元件形成于所述绝缘膜上方。
地址 日本东京都
您可能感兴趣的专利