| 主权项 |
一种用于改良脉宽调制(PWM)信号的相位偏移、空载时间及工作循环的分辨率的设备，其包括：PWM相移逻辑，其包括一第一串行移位寄存器，其具有耦合至粗PWM信号的D输入、耦合至第一时钟的时钟输入及多个二进制加权输出，及一第一多路复用器，其具有耦合至所述第一串行移位寄存器的多个二进制加权输出中相应二进制加权输出的多个输入、及用于选择将所述第一串行移位寄存器的多个二进制加权输出中哪一个耦合至所述第一多路复用器的输出的选择控制输入，其中所述第一多路复用器的输出包括相移PWM信号；PWM空载时间逻辑，其包括一第二串行移位寄存器，其具有耦合至第一多路复用器输出的D输入、耦合至所述第一时钟的时钟输入、及多个二进制加权输出，一第二多路复用器，其具有耦合至所述第二串行移位寄存器的多个二进制加权输出中相应二进制加权输出的多个输入、及用于选择将所述第二串行移位寄存器的多个二进制加权输出中哪一个耦合至所述第二多路复用器的输出的选择控制输入，及一第一与门，其具有耦合至所述第二串行移位寄存器的所述多个二进制加权输出中的一最低有效二进制加权输出的第一输入及耦合至所述第二多路复用器输出的第二输入，其中所述第一与门的输出包括具有空载时间的PWM信号；PWM粗收缩逻辑，其包括一第三串行移位寄存器，其具有耦合至所述第一与门输出的D输入、耦合至所述第一时钟的时钟输入、及多个二进制加权输出，一第三多路复用器，其具有耦合至所述第三串行移位寄存器的多个二进制加权输出中相应二进制加权输出的多个输入、及用于选择将所述第三串行移位寄存器的多个二进制加权输出中哪一个耦合至所述第三多路复用器的输出的选择控制输入，一第二与门，其具有耦合至所述第三串行移位寄存器的所述多个二进制加权输出中的一最低有效二进制加权输出的第一输入及耦合至所述第三多路复用器输出的第二输入，其中所述第二与门的输出包括粗收缩PWM信号；PWM粗扩展逻辑，其包括一第一或门，其具有耦合至所述第三串行移位寄存器的所述多个二进制加权输出中的一最低有效二进制加权输出的第一输入及耦合至所述第三多路复用器输出的第二输入，其中所述第一或门的输出包括粗扩展PWM信号；PWM中等收缩逻辑，其包括一第一D触发器，其具有耦合至所述第二与门输出的D输入，耦合至所述第一时钟的时钟输入，以及一输出，一第二D触发器，其具有耦合至所述第一D触发器输出的D输入，耦合至第二时钟的时钟输入，，以及一输出其中所述第二时钟快于所述第一时钟，一第三与门，其具有耦合至所述第一D触发器输出的第一输入及耦合至所述第二D触发器输出的第二输入，一第四多路复用器，其具有耦合至所述第一D触发器输出的第一输入及耦合至所述第三与门输出的第二输入、用于将所述第四多路复用器的所述第一或第二输入耦合至所述第四多路复用器的输出的选择控制输入，其中所述第四多路复用器输出包括一中等收缩PWM信号；PWM中等扩展逻辑，其包括一第三D触发器，其具有耦合至所述第一或门输出的D输入，耦合至所述第一时钟的时钟输入，以及一输出，一第四D触发器，其具有耦合至所述第三D触发器输出的D输入，耦合至所述第二时钟的时钟输入，以及一输出，一第二或门，其具有耦合至所述第三D触发器输出的第一输入及耦合至所述第四D触发器输出的第二输入，一第五多路复用器，其具有耦合至所述第三D触发器输出的第一输入及耦合至所述第二或门输出的第二输入、用于将所述第五多路复用器的所述第一或第二输入耦合至所述第五多路复用器的输出的选择控制输入，其中所述第五多路复用器输出包括中等扩展PWM信号；PWM细收缩逻辑，其包括一第一延迟元件，其具有耦合至所述第四多路复用器输出的输入，一第四与门，其具有耦合至所述第四多路复用器输出的第一输入及耦合至所述第一延迟元件的输出的第二输入，第一六多路复用器，其具有耦合至所述第四多路复用器输出的第一输入、耦合至所述第四与门的输出的第二输入及用于将所述第六多路复用器的所述第一或第二输入耦合至所述第六多路复用器的输出的选择控制输入，其中所述第六多路复用器输出包括细收缩PWM信号；PWM细扩展逻辑，其包括一第二延迟元件，其具有耦合至所述第五多路复用器输出的输入，一第三或门，其具有耦合至所述第五多路复用器输出的第一输入及耦合至所述第二延迟元件的输出的第二输入，一第七多路复用器，其具有耦合至所述第五多路复用器输出的第一输入、耦合至所述第三或门的输出的第二输入及用于将所述第七多路复用器的所述第一或第二输入耦合至所述第七多路复用器的输出的选择控制输入，其中所述第七多路复用器输出包括细扩展PWM信号；及一第八多路复用器，其具有耦合至所述第六多路复用器输出的第一输入、耦合至所述第七多路复用器输出的第二输入、及用于将所述第八多路复用器的所述第一或第二输入耦合至所述第八多路复用器的输出的选择控制输入，其中所述第八多路复用器输出包括所述细收缩或细扩展PWM信号。 |
