发明名称 半导体器件中互连线形成方法
摘要 一种半导体器件中互连线形成方法,包括:在基底上形成具有互连线结构的介质层及覆盖所述互连线结构的底壁和侧壁的晶种层;采用第一电流形成覆盖所述晶种层的底电镀分层;形成覆盖所述底电镀分层并填充所述互连线结构的顶电镀分层;形成所述顶电镀分层的步骤包括:采用过渡电流形成覆盖所述底电镀分层的过渡电镀分层,所述过渡电流介于所述第一电流和第二电流之间,所述第二电流使形成后续电镀分层顶层的速率高于采用所述第一电流形成所述底电镀分层的速率;采用所述第二电流形成覆盖所述过渡电镀分层的电镀分层顶层。可减少电镀过程中孔洞的产生。
申请公布号 CN101740481A 申请公布日期 2010.06.16
申请号 CN200810227019.4 申请日期 2008.11.18
申请人 中芯国际集成电路制造(北京)有限公司 发明人 聂佳相;康芸;杨瑞鹏
分类号 H01L21/768(2006.01)I 主分类号 H01L21/768(2006.01)I
代理机构 北京集佳知识产权代理有限公司 11227 代理人 李丽
主权项 一种半导体器件中互连线形成方法,包括,在基底上形成具有互连线结构的介质层及覆盖所述互连线结构的底壁和侧壁的晶种层;采用第一电流形成覆盖所述晶种层的底电镀分层;形成覆盖所述底电镀分层并填充所述互连线结构的顶电镀分层;其特征在于,形成所述顶电镀分层的步骤包括:采用过渡电流形成覆盖所述底电镀分层的过渡电镀分层,所述过渡电流介于所述第一电流和第二电流之间,所述第二电流使形成后续电镀分层顶层的速率高于采用所述第一电流形成所述底电镀分层的速率;采用所述第二电流形成覆盖所述过渡电镀分层的电镀分层顶层。
地址 100176 北京市经济技术开发区文昌大道18号