基于FPGA的大针数提花机控制器

摘要

本实用新型公开了一种基于FPGA的大针数提花机控制器。FPGA芯片中的SDRAM控制器通过地址、数据和控制信号联接到SDRAM存储芯片，FPGA芯片的对应的引脚与串行配置存储器EPCS16联接，选纬信号和编码器信号均直接通过通用I/O引脚与FPGA芯片相联接，花型输出模块和SD存储卡分别通过另外I/O引脚与FPGA芯片相联接。嵌入FPGA的Nios II/f内核通过Avalon总线与PIO外设、IO口控制模块、EPCS控制器、SPI模式控制器及SDRAM控制器进行交互。采用嵌入Nios II/f系统的FPGA、串行配置器件、SD存储卡、花型输出模块为核心的电子提花机控制系统，其硬件设计灵活，开发周期短，解决提花机控制系统数据传输速度慢，花型文件存储量低，实现大针数、高速度的提花。

主权项

一种基于FPGA的大针数提花机控制器，其特征在于：包括FPGA芯片(1)、SDRAM存储芯片(2)、串行配置存储器EPCS16(3)、选纬信号(4)、编码器信号(5)、花型输出模块(6)和SD存储卡(7)；FPGA芯片(1)中的SDRAM控制器通过地址、数据和控制信号联接到SDRAM存储芯片(2)，FPGA芯片(1)的对应的引脚与串行配置存储器EPCS16(3)联接，选纬信号(4)和编码器信号(5)均直接通过通用I/O引脚与FPGA芯片(1)相联接，花型输出模块(6)和SD存储卡(7)分别通过另外I/O引脚与FPGA芯片(1)相联接。